Mechanische Abmessungen & Land Pattern (DFN-10(3x3))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertEmpfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung DFN-10(3x3) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH2024Q (DFN-10(3x3))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH2024Q (DFN-10(3x3))?
Das Bauteil CH2024Q von WCH im DFN-10(3x3)-Gehäuse besitzt 11 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (IO1: General Purpose Digital I/O Pin IO1), 2 (IO2: General Purpose Digital I/O Pin IO2), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (FB: Multiplex-I/O- & Peripherie-Pin FB (General)), 5 (AGND: Masseanschluss (AGND)), 6 (BST: Multiplex-I/O- & Peripherie-Pin BST (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH2024Q?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH2024Q (DFN-10(3x3)) 3.00 × 3.00 mm bei einem Pitch e = 0.50 mm und 11 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.40 × 1.70 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH2024Q heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH2024Q (WCH, DFN-10(3x3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (11 Pins) & CH2024 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | IO1 | Digital_IO | General Purpose Digital I/O Pin IO1 |
| 2 | IO2 | Digital_IO | General Purpose Digital I/O Pin IO2 |
| 3 | 3V3 | Power_In | 3.3V Main Power Supply Rail (3.0V ~ 3.6V) |
| 4 | FB | Digital_IO | Signalanschluss FB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: FB. Unterstützte Bus-Schnittstellen: General. |
| 5 | AGND | GND | Elektrischer 0V-Masserückführungsanschluss (AGND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 6 | BST | Digital_IO | Signalanschluss BST (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: BST. Unterstützte Bus-Schnittstellen: General. |
| 7 | SW | Digital_IO | Signalanschluss SW (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SW. Unterstützte Bus-Schnittstellen: General. |
| 8 | SW | Digital_IO | Signalanschluss SW (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SW. Unterstützte Bus-Schnittstellen: General. |
| 9 | VIN | Power_In | Positiver Versorgungseingang (VIN) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 10 | VIN | Power_In | Positiver Versorgungseingang (VIN) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 11 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |