기계적 치수 및 랜드 패턴 (QFN-16(3x3))
데이터시트에서 추출 및 IPC-7351B 표준화 완료패키지 본체 (D × E)Nominal
3.00 × 3.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=1.00mm · e=0.50mm
패드 크기 (W × L)Level B
0.28 × 0.75 mm
핀 수 / 총 패드 수Topology
17P / 17Pad (QUAD_ROW)
권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)
표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록| 부품 기호 / 대체 품번 | 값 / 패키지 | 역할 및 PCB 배치 규칙 (Layout Rule) |
|---|---|---|
| N/A BOM | 응용 회로 기준 QFN-16(3x3) | 정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요. |
기술 자주 묻는 질문 (FAQ) — CH9441P (QFN-16(3x3))
핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내CH9441P (QFN-16(3x3))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?
WCH에서 제조한 CH9441P(QFN-16(3x3) 패키지)은 핀 피치 0.50 mm의 17핀 소자입니다. 주요 핀 구성: 1 (IO1: General Purpose Digital I/O Pin IO1), 2 (IO2: General Purpose Digital I/O Pin IO2), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (NC: No Connect (Leave Floating)), 5 (IO2: GPIO2 / RTC_GPIO2 / TOUCH2 / ADC1_CH1), 6 (IO3: GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)).
CH9441P의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?
데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 CH9441P(QFN-16(3x3)) 본체 크기는 3.00 × 3.00 mm, 피치 e = 0.50 mm이며 총 17개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 1.80 × 1.80 mm, IPC-7525 60% 스텐실 창 적용).
CH9441P용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?
이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 CH9441P(WCH, QFN-16(3x3))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.
정적 참조 부록: 핀아웃 테이블 (17 핀) 및 CH9441 제품군 변형정적 표 펼치기
| 핀 번호 (Pin #) | 신호명 (Signal Name) | 전기적 유형 (Type) | 기능 설명 및 회로 설계 유의사항 |
|---|---|---|---|
| 1 | IO1 | Digital_IO | General Purpose Digital I/O Pin IO1 |
| 2 | IO2 | Digital_IO | General Purpose Digital I/O Pin IO2 |
| 3 | 3V3 | Power_In | 3.3V Main Power Supply Rail (3.0V ~ 3.6V) |
| 4 | NC | No_Connect | No Connect (Leave Floating) |
| 5 | IO2 | Digital_IO | GPIO2 / RTC_GPIO2 / TOUCH2 / ADC1_CH1 |
| 6 | IO3 | Digital_IO | GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap) |
| 7 | VDD | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD, 최대 정격: 5.5V)입니다. |
| 8 | VBUS | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VBUS, 최대 정격: 5.5V)입니다. |
| 9 | IO4 | Digital_IO | GPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3 |
| 10 | IO5 | Digital_IO | GPIO5 / RTC_GPIO5 / TOUCH5 / ADC1_CH4 |
| 11 | IO6 | Digital_IO | GPIO6 / RTC_GPIO6 / TOUCH6 / ADC1_CH5 |
| 12 | IO7 | Digital_IO | GPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6 |
| 13 | CC1 | Digital_IO | 신호 단자 CC1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CC1. 지원 버스 프로토콜: General. |
| 14 | CC2 | Digital_IO | 신호 단자 CC2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CC2. 지원 버스 프로토콜: General. |
| 15 | IO17 | Digital_IO | GPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6 |
| 16 | IO18 | Digital_IO | GPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3 |
| 17 | EP | GND | 패키지 하단 노출 방열 패드 (EP)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다. |