EQCO62X20C1-I/8EX (QFN-16(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

EQCO62X20C1-I/8EX

MICROCHIPID: C5339185QFN-16(4x4) · 17 핀 · Pitch 0.50mmIPC TOLERANCE VARIATION5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · EQCO62X20C1-I/8EX (QFN-16(4x4))1GND2SDIp3SDIn4GND5LFI6AmpR7RiseR8NC9GND17EP16VCC15NC14NC13VCC12GND11SDOp10SDOnGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.817.812.77.62.5-2.5-7.6-12.7-17.8mm
2. 2D 풋프린트
1234567891011121314151617E=4.00mm · Pitch e=0.50mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D CAD 모델
패키지 외형: 4.00mm × 4.00mm · 피치: 0.50mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (17/17)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1GNDGND접지 기준 핀 (GND)
2SDIpI/O다중화 I/O 및 주변장치 핀 SDIp (General)
3SDInI/O다중화 I/O 및 주변장치 핀 SDIn (General)
4GNDGND접지 기준 핀 (GND)
5LFII/O다중화 I/O 및 주변장치 핀 LFI (General)
6AmpRI/O다중화 I/O 및 주변장치 핀 AmpR (General)
7RiseRI/O다중화 I/O 및 주변장치 핀 RiseR (General)
8NCI/O다중화 I/O 및 주변장치 핀 NC (General)
9GNDGND접지 기준 핀 (GND)
10SDOnI/O다중화 I/O 및 주변장치 핀 SDOn (General)
11SDOpI/O다중화 I/O 및 주변장치 핀 SDOp (General)
12GNDGND접지 기준 핀 (GND)
13VCCPower전원 공급 입력 핀 (VCC — 3.3V / 5.0V Standard Logic)
14NCI/O다중화 I/O 및 주변장치 핀 NC (General)
15NCI/O다중화 I/O 및 주변장치 핀 NC (General)
16VCCPower전원 공급 입력 핀 (VCC — 3.3V / 5.0V Standard Logic)
17EPGND노출형 방열 패드 및 접지 (EP)
PIN 1 GND
GND
접지 기준 핀 (GND)
설계 권장 사항: 0V electrical ground return terminal (GND) for internal core logic, I/O drivers, and analog sub-blocks.
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 14 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: EQCO62X20C1-I/8EX (MICROCHIP · QFN-16(4x4))
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
EQCO62X20C1-I/8EX (QFN-16(4x4)) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
EQCO62X20C1-I/8EX (QFN-16(4x4)) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (17 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
EQCO62X20C1-I/8EX (QFN-16(4x4)) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
EQCO62X20C1-I/8EX (QFN-16(4x4)) - 4. 패키지 외형 치수 (D×E×A)
QFN-16(4x4) · 4.00×4.00mm · 피치 0.50mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
EQCO62X20C1-I/8EX (QFN-16(4x4)) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (17 Pads)확대 ›
6. 응용 회로도SCHEMATIC
EQCO62X20C1-I/8EX (QFN-16(4x4)) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (14개 도면 · 1/2 페이지)
EQCO62X20C1 제품군의 원본 도면 14개 중 1–12번째 표시 중
P1 · p01_fig01377×200px
EQCO62X20C1-I/8EX (QFN-16(4x4)) — EQCO62R20.3 6.25 Gbps Asymmetric Coax Equalizer/ EQCO31R20.3 3.125 Gbps Asymmetric Coax Equalizer
EQCO62R20.3 6.25 Gbps Asymmetric Coax Equalizer/ EQCO31R20.3 3.125 Gbps Asymmetric Coax Equalizer
P5 · p05_fig011390×1007px
EQCO62X20C1-I/8EX (QFN-16(4x4)) — FIGURE 1-2: EQCO62R20.3 PIN DIAGRAM(VIEWED FROM TOP)
FIGURE 1-2: EQCO62R20.3 PIN DIAGRAM(VIEWED FROM TOP)
P5 · p05_fig02256×154px
EQCO62X20C1-I/8EX (QFN-16(4x4)) — FIGURE 1-2: EQCO62R20.3 PIN DIAGRAM(VIEWED FROM TOP)
FIGURE 1-2: EQCO62R20.3 PIN DIAGRAM(VIEWED FROM TOP)
P5 · p05_fig01P5
EQCO62X20C1-I/8EX (QFN-16(4x4)) — Datasheet Page 5 (p05_fig01)
Datasheet Page 5 (p05_fig01)
P9 · p09_fig011669×1074px
EQCO62X20C1-I/8EX (QFN-16(4x4)) — FIGURE 2-1: EQCO62R20.3 TYPICAL APPLICATION CIRCUIT
FIGURE 2-1: EQCO62R20.3 TYPICAL APPLICATION CIRCUIT
P9 · p09_fig01P9
EQCO62X20C1-I/8EX (QFN-16(4x4)) — Datasheet Page 9 (p09_fig01)
Datasheet Page 9 (p09_fig01)
P10 · p10_fig011657×1178px
EQCO62X20C1-I/8EX (QFN-16(4x4)) — FIGURE 2-2: RECOMMENDED PCB LAYOUT FOR EQCO62R20.3
FIGURE 2-2: RECOMMENDED PCB LAYOUT FOR EQCO62R20.3
P18 · p18_fig011664×768px
EQCO62X20C1-I/8EX (QFN-16(4x4)) — 4.1 Package Marking Information
4.1 Package Marking Information
P18 · p18_fig021361×615px
EQCO62X20C1-I/8EX (QFN-16(4x4)) — Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-specific information. | 3 e | 3 e
Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-specific information. | 3 e | 3 e
P18 · p18_fig01P18
EQCO62X20C1-I/8EX (QFN-16(4x4)) — Datasheet Page 18 (p18_fig01)
Datasheet Page 18 (p18_fig01)
P20 · p20_fig011777×2439px
EQCO62X20C1-I/8EX (QFN-16(4x4)) — DS60001302C-page 20  2012-2018 Microchip Technology Inc. | Microchip Technology Drawing C04-259B Sheet 2 of 2 | For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/pac
DS60001302C-page 20  2012-2018 Microchip Technology Inc. | Microchip Technology Drawing C04-259B Sheet 2 of 2 | For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/pac
P21 · p21_fig011777×2520px
EQCO62X20C1-I/8EX (QFN-16(4x4)) — EQCO62R20.3/EQCO31R20.3
EQCO62R20.3/EQCO31R20.3
1 / 2 페이지 (총 14개 추출 도면)

전기적 사양 & 상세 부품 사양 (EQCO62X20C1-I/8EX)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:EQCO62X20C1-I/8EX (QFN-16(4x4)) 부품은 16핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 4.00 × 4.00 × 0.90 mm (핀 피치 e = 0.50 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C to +85°C 및 Standard I/O / Passive 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C to +85°C
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
2 GHz
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
4.00 × 4.00 × 0.90 mm (A1=0.03 mm)
패키지 패밀리: QFN (QFN-16(4x4))
핀 수 및 리드 피치N / e
16 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
Standard I/O / Passive
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼17 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트17 개 패드 · 피치 0.50mm
OK
IPC-7525 60% 솔더 페이스트 개구율EPAD 2.20×2.20mm 윈도우 그리드
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (QFN-16(4x4))

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
4.00 × 4.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.90mm · e=0.50mm
패드 크기 (W × L)Level B
0.28 × 0.90 mm
핀 수 / 총 패드 수Topology
17P / 17Pad (QUAD_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
QFN-16(4x4)
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — EQCO62X20C1-I/8EX (QFN-16(4x4))

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

EQCO62X20C1-I/8EX (QFN-16(4x4))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

MICROCHIP에서 제조한 EQCO62X20C1-I/8EX(QFN-16(4x4) 패키지)은 핀 피치 0.50 mm의 17핀 소자입니다. 주요 핀 구성: 1 (GND: 접지 기준 핀 (GND)), 2 (SDIp: 다중화 I/O 및 주변장치 핀 SDIp (General)), 3 (SDIn: 다중화 I/O 및 주변장치 핀 SDIn (General)), 4 (GND: 접지 기준 핀 (GND)), 5 (LFI: 다중화 I/O 및 주변장치 핀 LFI (General)), 6 (AmpR: 다중화 I/O 및 주변장치 핀 AmpR (General)).

EQCO62X20C1-I/8EX의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 EQCO62X20C1-I/8EX(QFN-16(4x4)) 본체 크기는 4.00 × 4.00 mm, 피치 e = 0.50 mm이며 총 17개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 2.20 × 2.20 mm, IPC-7525 60% 스텐실 창 적용).

EQCO62X20C1-I/8EX용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 EQCO62X20C1-I/8EX(MICROCHIP, QFN-16(4x4))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (17 핀) 및 EQCO62X20C1 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다.
2SDIpDigital_IO신호 단자 SDIp (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SDIp. 지원 버스 프로토콜: General.
3SDInDigital_IO신호 단자 SDIn (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SDIn. 지원 버스 프로토콜: General.
4GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다.
5LFIDigital_IO신호 단자 LFI (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): LFI. 지원 버스 프로토콜: General.
6AmpRDigital_IO신호 단자 AmpR (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): AmpR. 지원 버스 프로토콜: General.
7RiseRDigital_IO신호 단자 RiseR (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RiseR. 지원 버스 프로토콜: General.
8NCNC신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General.
9GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다.
10SDOnDigital_IO신호 단자 SDOn (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SDOn. 지원 버스 프로토콜: General.
11SDOpDigital_IO신호 단자 SDOp (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SDOp. 지원 버스 프로토콜: General.
12GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다.
13VCCPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VCC, 최대 정격: 5.5V)입니다.
14NCNC신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General.
15NCNC신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General.
16VCCPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VCC, 최대 정격: 5.5V)입니다.
17EPGND패키지 하단 노출 방열 패드 (EP)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다.