ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH319M (QFN-48(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH319M

WCHID: C52722440QFN-48(5x5) · 49 Pins · Pitch 0.35mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH319M (QFN-48(5x5))1P2_HSxx_2P2_HSxx_3P2_SS_TXA4P2_SS_TXB5P2_SS_RXA6P2_SSxxx_7VDD128VDD339VDD510VSW11CFG12IO213IO114IO1615MODE/LED_P416IO3_LEDP317LED_LINK BC 18RESET#19XO20XI21UP_P1HSxx__22IO1123UP_P1_SS_TXB24UP_P1_SS_TXA25P1_VDD1249GND48P3_HSxx_47P3_HSxx_46P3_SSxxx_45IO4544IO4443P3_SS_TXA42P3_SS_TXB41IO4140P4_HSxx_39P4_SSxxx_38P4_SSxxx_37P4_VDD1236P4_SS_TXA35P4_SS_TXB34IO3433PX_SSxxx_32PX_VDD1231PX_SS_TXA30PX_SS_TXB29PX_HSxx_28PX_HSxx_27IO4726UP_P1SSxxx__Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2D-FOOTPRINT
12345678910252627282930313233342423222120191817161514131211484746454443424140393837363549E=5.00mm · Pitch e=0.35mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D-MODELL
Gehäusekörper: 5.00mm × 5.00mm · Raster: 0.35mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (49/49)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1P2_HSxx_I/OMultiplex-I/O- & Peripherie-Pin P2_HSxx_ (General)
2P2_HSxx_I/OMultiplex-I/O- & Peripherie-Pin P2_HSxx_ (General)
3P2_SS_TXAI/OMultiplex-I/O- & Peripherie-Pin P2_SS_TXA (General)
4P2_SS_TXBI/OMultiplex-I/O- & Peripherie-Pin P2_SS_TXB (General)
5P2_SS_RXAI/OMultiplex-I/O- & Peripherie-Pin P2_SS_RXA (General)
6P2_SSxxx_I/OMultiplex-I/O- & Peripherie-Pin P2_SSxxx_ (General)
7VDD12PowerVersorgungsspannungseingang (VDD12 — 3.3V / 5.0V Standard Logic)
8VDD33PowerVersorgungsspannungseingang (VDD33 — 3.3V / 5.0V Standard Logic)
9VDD5PowerVersorgungsspannungseingang (VDD5 — 3.3V / 5.0V Standard Logic)
10VSWI/OMultiplex-I/O- & Peripherie-Pin VSW (General)
11CFGI/OMultiplex-I/O- & Peripherie-Pin CFG (General)
12IO2I/OMultiplex-I/O- & Peripherie-Pin IO2 (General)
13IO1I/OMultiplex-I/O- & Peripherie-Pin IO1 (General)
14IO16I/OGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15MODE/LED_P4I/OMultiplex-I/O- & Peripherie-Pin MODE/LED_P4 (General)
16IO3_LEDP3I/OMultiplex-I/O- & Peripherie-Pin IO3_LEDP3 (General)
17LED_LINK BC EN#_I/OMultiplex-I/O- & Peripherie-Pin LED_LINK BC EN#_ (General)
18RESET#ISystemfreigabe & Hardware-Reset (RESET#)
19XOI/OMultiplex-I/O- & Peripherie-Pin XO (RTC/CLK)
20XII/OMultiplex-I/O- & Peripherie-Pin XI (RTC/CLK)
21UP_P1HSxx__I/OMultiplex-I/O- & Peripherie-Pin UP_P1HSxx__ (General)
22IO11I/OGPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23UP_P1_SS_TXBI/OMultiplex-I/O- & Peripherie-Pin UP_P1_SS_TXB (General)
24UP_P1_SS_TXAI/OMultiplex-I/O- & Peripherie-Pin UP_P1_SS_TXA (General)
25P1_VDD12PowerVersorgungsspannungseingang (P1_VDD12 — 3.3V / 5.0V Standard Logic)
26UP_P1SSxxx__I/OMultiplex-I/O- & Peripherie-Pin UP_P1SSxxx__ (General)
27IO47I/OGPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28PX_HSxx_I/OMultiplex-I/O- & Peripherie-Pin PX_HSxx_ (General)
29PX_HSxx_I/OMultiplex-I/O- & Peripherie-Pin PX_HSxx_ (General)
30PX_SS_TXBI/OMultiplex-I/O- & Peripherie-Pin PX_SS_TXB (General)
31PX_SS_TXAI/OMultiplex-I/O- & Peripherie-Pin PX_SS_TXA (General)
32PX_VDD12PowerVersorgungsspannungseingang (PX_VDD12 — 3.3V / 5.0V Standard Logic)
33PX_SSxxx_I/OMultiplex-I/O- & Peripherie-Pin PX_SSxxx_ (General)
34IO34I/OGeneral Purpose Digital I/O Pin IO34
35P4_SS_TXBI/OMultiplex-I/O- & Peripherie-Pin P4_SS_TXB (General)
36P4_SS_TXAI/OMultiplex-I/O- & Peripherie-Pin P4_SS_TXA (General)
37P4_VDD12PowerVersorgungsspannungseingang (P4_VDD12 — 3.3V / 5.0V Standard Logic)
38P4_SSxxx_I/OMultiplex-I/O- & Peripherie-Pin P4_SSxxx_ (General)
39P4_SSxxx_I/OMultiplex-I/O- & Peripherie-Pin P4_SSxxx_ (General)
40P4_HSxx_I/OMultiplex-I/O- & Peripherie-Pin P4_HSxx_ (General)
41IO41I/OGeneral Purpose Digital I/O Pin IO41
42P3_SS_TXBI/OMultiplex-I/O- & Peripherie-Pin P3_SS_TXB (General)
43P3_SS_TXAI/OMultiplex-I/O- & Peripherie-Pin P3_SS_TXA (General)
44IO44I/OGeneral Purpose Digital I/O Pin IO44
45IO45I/OGeneral Purpose Digital I/O Pin IO45
46P3_SSxxx_I/OMultiplex-I/O- & Peripherie-Pin P3_SSxxx_ (General)
47P3_HSxx_I/OMultiplex-I/O- & Peripherie-Pin P3_HSxx_ (General)
48P3_HSxx_I/OMultiplex-I/O- & Peripherie-Pin P3_HSxx_ (General)
49GNDGNDFreiliegendes Thermal- & Masse-Pad (GND)
PIN 1 P2_HSxx_
I/O
Multiplex-I/O- & Peripherie-Pin P2_HSxx_ (General)
Designhinweis: Signal terminal P2_HSxx_ (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: P2_HSxx_. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 9 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH319M (WCH · QFN-48(5x5))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH319M (QFN-48(5x5)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH319M (QFN-48(5x5)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (49 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH319M (QFN-48(5x5)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH319M (QFN-48(5x5)) - 4. Gehäuseabmessungen (D×E×A)
QFN-48(5x5) · 5.00×5.00mm · Raster 0.35mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH319M (QFN-48(5x5)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (49 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH319M (QFN-48(5x5)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (9 Abb. · Seite 1/1)
Zeige 1–9 von 9 unbeschnittenen Originalzeichnungen für CH319
P3 · p03_fig01EXAKTES GEHÄUSE
CH319M (QFN-48(5x5)) — V1.1 3
V1.1 3
P1 · p01_fig011506×705px
CH319M (QFN-48(5x5)) — 图1-1 CH319M 变压器隔离应用框图 图1-2 CH319M 光纤延长U3 设备应用框图
图1-1 CH319M 变压器隔离应用框图 图1-2 CH319M 光纤延长U3 设备应用框图
P1 · p01_fig021700×703px
CH319M (QFN-48(5x5)) — 图1-2 CH319M 光纤延长U3 设备应用框图
图1-2 CH319M 光纤延长U3 设备应用框图
P2 · p02_fig011677×946px
CH319M (QFN-48(5x5)) — 图1-3 CH319M+CH319X 光纤延长U3+U2 设备应用框图 2、特点
图1-3 CH319M+CH319X 光纤延长U3+U2 设备应用框图 2、特点
P17 · p17_fig011738×2368px
CH319M (QFN-48(5x5)) — 图8-1 CH319M 变压器隔离应用参考电路图
图8-1 CH319M 变压器隔离应用参考电路图
P17 · p17_fig01P17
CH319M (QFN-48(5x5)) — Datasheet Page 17 (p17_fig01)
Datasheet Page 17 (p17_fig01)
P19 · p19_fig011657×1319px
CH319M (QFN-48(5x5)) — 图8-2 CH319M 光纤延长U3 设备方案应用参考电路图
图8-2 CH319M 光纤延长U3 设备方案应用参考电路图
P19 · p19_fig021686×1849px
CH319M (QFN-48(5x5)) — V1.1 19
V1.1 19
P20 · p20_fig011654×1692px
CH319M (QFN-48(5x5)) — 图8-3 CH319M+CH319X 光纤延长U3+U2 设备方案应用参考电路图 DPX_SS_RXA PX_SS_RXA 66
图8-3 CH319M+CH319X 光纤延长U3+U2 设备方案应用参考电路图 DPX_SS_RXA PX_SS_RXA 66

Elektrische Spezifikationen & Bauteildetails (CH319M)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH319M (QFN-48(5x5)) ist ein 48-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 5.00 × 5.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, UART, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-48(5x5))
Pinanzahl & RastermaßN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol49 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint49 Pads · Raster 0.35mm
OK
IPC-7525 60% LotpastenfensterEPAD 3.70×3.70mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-48(5x5))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
5.00 × 5.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.35mm
Pad-Abmessungen (W × L)Level B
0.16 × 0.75 mm
Pins / Gesamt-PadsTopology
49P / 49Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-48(5x5)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH319M (QFN-48(5x5))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH319M (QFN-48(5x5))?

Das Bauteil CH319M von WCH im QFN-48(5x5)-Gehäuse besitzt 49 Pins mit einem Rastermaß (Pitch) von 0.35 mm. Wichtige Pins: 1 (P2_HSxx_: Multiplex-I/O- & Peripherie-Pin P2_HSxx_ (General)), 2 (P2_HSxx_: Multiplex-I/O- & Peripherie-Pin P2_HSxx_ (General)), 3 (P2_SS_TXA: Multiplex-I/O- & Peripherie-Pin P2_SS_TXA (General)), 4 (P2_SS_TXB: Multiplex-I/O- & Peripherie-Pin P2_SS_TXB (General)), 5 (P2_SS_RXA: Multiplex-I/O- & Peripherie-Pin P2_SS_RXA (General)), 6 (P2_SSxxx_: Multiplex-I/O- & Peripherie-Pin P2_SSxxx_ (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH319M?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH319M (QFN-48(5x5)) 5.00 × 5.00 mm bei einem Pitch e = 0.35 mm und 49 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 3.70 × 3.70 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH319M heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH319M (WCH, QFN-48(5x5)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (49 Pins) & CH319 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1P2_HSxx_Digital_IOSignalanschluss P2_HSxx_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2_HSxx_. Unterstützte Bus-Schnittstellen: General.
2P2_HSxx_Digital_IOSignalanschluss P2_HSxx_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2_HSxx_. Unterstützte Bus-Schnittstellen: General.
3P2_SS_TXADigital_IOSignalanschluss P2_SS_TXA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2_SS_TXA. Unterstützte Bus-Schnittstellen: General.
4P2_SS_TXBDigital_IOSignalanschluss P2_SS_TXB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2_SS_TXB. Unterstützte Bus-Schnittstellen: General.
5P2_SS_RXADigital_IOSignalanschluss P2_SS_RXA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2_SS_RXA. Unterstützte Bus-Schnittstellen: General.
6P2_SSxxx_Digital_IOSignalanschluss P2_SSxxx_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2_SSxxx_. Unterstützte Bus-Schnittstellen: General.
7VDD12Power_InPositiver Versorgungseingang (VDD12) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
8VDD33Power_InPositiver Versorgungseingang (VDD33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
9VDD5Power_InPositiver Versorgungseingang (VDD5) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
10VSWDigital_IOSignalanschluss VSW (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VSW. Unterstützte Bus-Schnittstellen: General.
11CFGDigital_IOSignalanschluss CFG (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CFG. Unterstützte Bus-Schnittstellen: General.
12IO2Digital_IOSignalanschluss IO2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IO2. Unterstützte Bus-Schnittstellen: General.
13IO1Digital_IOSignalanschluss IO1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IO1. Unterstützte Bus-Schnittstellen: General.
14IO16Digital_IOGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15MODE/LED_P4Digital_IOSignalanschluss MODE/LED_P4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MODE/LED_P4. Unterstützte Bus-Schnittstellen: General.
16IO3_LEDP3Digital_IOSignalanschluss IO3_LEDP3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IO3_LEDP3. Unterstützte Bus-Schnittstellen: General.
17LED_LINK BC EN#_Digital_IOSignalanschluss LED_LINK BC EN#_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LED_LINK BC EN#_. Unterstützte Bus-Schnittstellen: General.
18RESET#Digital_IOAktiv-niedriger Hardware-Reset-Anschluss (RESET#): Low-Pegel setzt Prozessorkern und Peripherie zurück.
19XODigital_IOSignalanschluss XO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XO. Unterstützte Bus-Schnittstellen: RTC/CLK.
20XIDigital_IOSignalanschluss XI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XI. Unterstützte Bus-Schnittstellen: RTC/CLK.
21UP_P1HSxx__Digital_IOSignalanschluss UP_P1HSxx__ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UP_P1HSxx__. Unterstützte Bus-Schnittstellen: General.
22IO11Digital_IOGPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23UP_P1_SS_TXBDigital_IOSignalanschluss UP_P1_SS_TXB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UP_P1_SS_TXB. Unterstützte Bus-Schnittstellen: General.
24UP_P1_SS_TXADigital_IOSignalanschluss UP_P1_SS_TXA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UP_P1_SS_TXA. Unterstützte Bus-Schnittstellen: General.
25P1_VDD12Power_InPositiver Versorgungseingang (P1_VDD12) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
26UP_P1SSxxx__Digital_IOSignalanschluss UP_P1SSxxx__ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UP_P1SSxxx__. Unterstützte Bus-Schnittstellen: General.
27IO47Digital_IOGPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28PX_HSxx_Digital_IOSignalanschluss PX_HSxx_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PX_HSxx_. Unterstützte Bus-Schnittstellen: General.
29PX_HSxx_Digital_IOSignalanschluss PX_HSxx_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PX_HSxx_. Unterstützte Bus-Schnittstellen: General.
30PX_SS_TXBDigital_IOSignalanschluss PX_SS_TXB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PX_SS_TXB. Unterstützte Bus-Schnittstellen: General.
31PX_SS_TXADigital_IOSignalanschluss PX_SS_TXA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PX_SS_TXA. Unterstützte Bus-Schnittstellen: General.
32PX_VDD12Power_InPositiver Versorgungseingang (PX_VDD12) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
33PX_SSxxx_Digital_IOSignalanschluss PX_SSxxx_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PX_SSxxx_. Unterstützte Bus-Schnittstellen: General.
34IO34Digital_IOGeneral Purpose Digital I/O Pin IO34
35P4_SS_TXBDigital_IOSignalanschluss P4_SS_TXB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4_SS_TXB. Unterstützte Bus-Schnittstellen: General.
36P4_SS_TXADigital_IOSignalanschluss P4_SS_TXA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4_SS_TXA. Unterstützte Bus-Schnittstellen: General.
37P4_VDD12Power_InPositiver Versorgungseingang (P4_VDD12) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
38P4_SSxxx_Digital_IOSignalanschluss P4_SSxxx_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4_SSxxx_. Unterstützte Bus-Schnittstellen: General.
39P4_SSxxx_Digital_IOSignalanschluss P4_SSxxx_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4_SSxxx_. Unterstützte Bus-Schnittstellen: General.
40P4_HSxx_Digital_IOSignalanschluss P4_HSxx_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4_HSxx_. Unterstützte Bus-Schnittstellen: General.
41IO41Digital_IOGeneral Purpose Digital I/O Pin IO41
42P3_SS_TXBDigital_IOSignalanschluss P3_SS_TXB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3_SS_TXB. Unterstützte Bus-Schnittstellen: General.
43P3_SS_TXADigital_IOSignalanschluss P3_SS_TXA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3_SS_TXA. Unterstützte Bus-Schnittstellen: General.
44IO44Digital_IOGeneral Purpose Digital I/O Pin IO44
45IO45Digital_IOGeneral Purpose Digital I/O Pin IO45
46P3_SSxxx_Digital_IOSignalanschluss P3_SSxxx_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3_SSxxx_. Unterstützte Bus-Schnittstellen: General.
47P3_HSxx_Digital_IOSignalanschluss P3_HSxx_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3_HSxx_. Unterstützte Bus-Schnittstellen: General.
48P3_HSxx_Digital_IOSignalanschluss P3_HSxx_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3_HSxx_. Unterstützte Bus-Schnittstellen: General.
49GNDGNDFreiliegendes Boden-Wärmeleitpad (GND) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.
EntdeckenBauteileGehäuseHerstellerUpload