SOP-8 · 8P
동기화된 핀아웃 (Symbol / 2D / 3D) (8/8)
핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다| 핀 | 기호 | 유형 | 기능 설명 (KO) |
|---|---|---|---|
| 1 | GND | GND | 접지 기준 핀 (GND) |
| 2 | TXD | I/O | 다중화 I/O 및 주변장치 핀 TXD (UART) |
| 3 | VIO | I/O | 다중화 I/O 및 주변장치 핀 VIO (General) |
| 4 | RXD | I/O | 다중화 I/O 및 주변장치 핀 RXD (UART) |
| 5 | UD+ | I/O | 다중화 I/O 및 주변장치 핀 UD+ (USB) |
| 6 | UD- | I/O | 다중화 I/O 및 주변장치 핀 UD- (USB) |
| 7 | VDD5 | Power | 전원 공급 입력 핀 (VDD5 — 3.3V to 5V) |
| 8 | V3 | Power | 정전압 출력 핀 (V3 — 3.3V to 5V) |
PIN 1 GND
GND접지 기준 핀 (GND)
설계 권장 사항: 0V electrical ground return terminal (GND) for internal core logic, I/O drivers, and analog sub-blocks.
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정
데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 9 추출 도면)
원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요1. 실제 3D 패키지 모델REPRESENTATIVE
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
정규 패키지 핀 배치 (8 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
SOP-8 · 3.90×4.90mm · 피치 1.27mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
IPC-7351B 랜드 패턴 (8 Pads)확대 ›
6. 응용 회로도SCHEMATIC
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (9개 도면 · 1/1 페이지)
CH9101 제품군의 원본 도면 9개 중 1–9번째 표시 중
P10 · p10_fig01정확한 패키지 일치
P1 · p01_fig011463×442px
P2 · p02_fig011654×1399px
P2 · p02_fig021736×555px
P2 · p02_fig01P2
P10 · p10_fig021452×974px
P10 · p10_fig02P10
P11 · p11_fig01899×663px
P11 · p11_fig02849×382px
전기적 사양 & 상세 부품 사양 (CH9101N)
데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)상세 개요:CH9101N (SOP-8) 부품은 8핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 4.90 × 3.90 × 1.75 mm (핀 피치 e = 1.27 mm)입니다. 동작 전압 3.3V to 5V, 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 USB, UART 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
3.3V to 5V
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
DC / Broadband Passive
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
4.90 × 3.90 × 1.75 mm (A1=0.15 mm)
패키지 패밀리: SOP (SOP-8)
핀 수 및 리드 피치N / e
8 Pins | Pitch e = 1.27 mm (50.0 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
USB, UART
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.
5개 산업 표준 검증
파일 내보내기 전 자동 기하학/전기적 검증IEEE-315 심볼8 개 핀 자동 버스 그룹화
IPC-7351B 풋프린트8 개 패드 · 피치 1.27mm
IPC-7525 60% 솔더 페이스트 개구율리플로우 1:1 표준
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
실물 하드웨어 검증 & 기술 리뷰
데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스5.00 PCB Verified
IPC-7351B
동일 데이터시트를 공유하는 패키지 변형 또는 파생 부품 번호 선택동일 칩 패밀리 파생 모델 — CH9101 (4)
QSOP-16-150mil · 16P
QFN-16(4x4) · 17P
SSOP-28-209mil · 28P
기계적 치수 및 랜드 패턴 (SOP-8)
데이터시트에서 추출 및 IPC-7351B 표준화 완료패키지 본체 (D × E)Nominal
4.90 × 3.90 mm
높이 (A) & 피치 (e)IPC-7351B
A=1.75mm · e=1.27mm
패드 크기 (W × L)Level B
0.60 × 1.55 mm
핀 수 / 총 패드 수Topology
8P / 8Pad (DUAL_ROW)
권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)
표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록| 부품 기호 / 대체 품번 | 값 / 패키지 | 역할 및 PCB 배치 규칙 (Layout Rule) |
|---|---|---|
| N/A BOM | 응용 회로 기준 SOP-8 | 정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요. |
기술 자주 묻는 질문 (FAQ) — CH9101N (SOP-8)
핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내CH9101N (SOP-8)의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?
WCH에서 제조한 CH9101N(SOP-8 패키지)은 핀 피치 1.27 mm의 8핀 소자입니다(동작 전압 VCC 3.3V to 5V). 주요 핀 구성: 1 (GND: 접지 기준 핀 (GND)), 2 (TXD: 다중화 I/O 및 주변장치 핀 TXD (UART)), 3 (VIO: 다중화 I/O 및 주변장치 핀 VIO (General)), 4 (RXD: 다중화 I/O 및 주변장치 핀 RXD (UART)), 5 (UD+: 다중화 I/O 및 주변장치 핀 UD+ (USB)), 6 (UD-: 다중화 I/O 및 주변장치 핀 UD- (USB)).
CH9101N의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?
데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 CH9101N(SOP-8) 본체 크기는 3.90 × 4.90 mm, 피치 e = 1.27 mm이며 총 8개의 구리 패드로 구성됩니다.
CH9101N용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?
이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 CH9101N(WCH, SOP-8)의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.
정적 참조 부록: 핀아웃 테이블 (8 핀) 및 CH9101 제품군 변형정적 표 펼치기
| 핀 번호 (Pin #) | 신호명 (Signal Name) | 전기적 유형 (Type) | 기능 설명 및 회로 설계 유의사항 |
|---|---|---|---|
| 1 | GND | GND | 내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다. |
| 2 | TXD | Digital_IO | 신호 단자 TXD (방향: I/O, 전압 도메인: 3.3V to 5V). 다중화 대체 기능 (Alternate Functions): TXD. 지원 버스 프로토콜: UART. |
| 3 | VIO | Digital_IO | 신호 단자 VIO (방향: I/O, 전압 도메인: 3.3V to 5V). 다중화 대체 기능 (Alternate Functions): VIO. 지원 버스 프로토콜: General. |
| 4 | RXD | Digital_IO | 신호 단자 RXD (방향: I/O, 전압 도메인: 3.3V to 5V). 다중화 대체 기능 (Alternate Functions): RXD. 지원 버스 프로토콜: UART. |
| 5 | UD+ | Digital_IO | 신호 단자 UD+ (방향: I/O, 전압 도메인: 3.3V to 5V). 다중화 대체 기능 (Alternate Functions): UD+. 지원 버스 프로토콜: USB. |
| 6 | UD- | Digital_IO | 신호 단자 UD- (방향: I/O, 전압 도메인: 3.3V to 5V). 다중화 대체 기능 (Alternate Functions): UD-. 지원 버스 프로토콜: USB. |
| 7 | VDD5 | Power_In | 3.3V to 5V 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD5, 최대 정격: 5.0V)입니다. |
| 8 | V3 | Power_Out | 3.3V to 5V 전압 도메인에서 동작하는 정전압 출력 단자 (V3, 최대 정격: 5.0V)입니다. |