ChipDocs.org
3891 部品PDFアップロード
SY89473UMG (QFN-24-EP(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

SY89473UMG

MICROCHIPQFN-24-EP(4x4) · 25 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · SY89473UMG (QFN-24-EP(4x4))1VCC2IN0#3VREF-AC04VT05IN06VCC7Q08Q0#9VCC10VCC11Q112Q1#13VCC25EP24VCC23IN122VT121VREF-AC120IN1#19VCC18GND17GND16NC15SEL14GNDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.822.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9mm
2. 2Dフットプリント
12345678910111213141516171819202122232425E=4.00mm · Pitch e=0.50mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 4.00mm × 4.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (25/25)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
2IN0#I/OマルチプレクスI/O・ペリフェラル端子 IN0# (General)
3VREF-AC0AnalogマルチプレクスI/O・ペリフェラル端子 VREF-AC0 (General)
4VT0I/OマルチプレクスI/O・ペリフェラル端子 VT0 (General)
5IN0I/OマルチプレクスI/O・ペリフェラル端子 IN0 (General)
6VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
7Q0I/OマルチプレクスI/O・ペリフェラル端子 Q0 (General)
8Q0#I/OマルチプレクスI/O・ペリフェラル端子 Q0# (General)
9VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
10VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
11Q1I/OマルチプレクスI/O・ペリフェラル端子 Q1 (General)
12Q1#I/OマルチプレクスI/O・ペリフェラル端子 Q1# (General)
13VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
14GNDGNDグラウンド基準端子 (GND)
15SELI/OマルチプレクスI/O・ペリフェラル端子 SEL (General)
16NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
17GNDGNDグラウンド基準端子 (GND)
18GNDGNDグラウンド基準端子 (GND)
19VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
20IN1#I/OマルチプレクスI/O・ペリフェラル端子 IN1# (General)
21VREF-AC1AnalogマルチプレクスI/O・ペリフェラル端子 VREF-AC1 (General)
22VT1I/OマルチプレクスI/O・ペリフェラル端子 VT1 (General)
23IN1I/OマルチプレクスI/O・ペリフェラル端子 IN1 (General)
24VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
25EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 VCC
Power
電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
設計上の注意点: PositivePowerSupply:Connectto+25Vor+33Vpowersupply Bypasswith . . . 01µF//001µFlowESRcapacitorsasclosetoVCCpinsaspossible . . .
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 9 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
1. 実装3D外観モデルREPRESENTATIVE
SY89473UMG (QFN-24-EP(4x4)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
SY89473UMG (QFN-24-EP(4x4)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (25ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
SY89473UMG (QFN-24-EP(4x4)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
SY89473UMG (QFN-24-EP(4x4)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-24-EP(4x4) · 4.00×4.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
SY89473UMG (QFN-24-EP(4x4)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (25 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
SY89473UMG (QFN-24-EP(4x4)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (9 点 · 1/1 ページ)
SY89473 シリーズの切り抜きなし原本図面 9 点中 1–9 点目を表示
P1 · p01_fig01695×136px
SY89473UMG (QFN-24-EP(4x4)) — General Description
General Description
P1 · p01_fig02743×598px
SY89473UMG (QFN-24-EP(4x4)) — Functional Block Diagram
Functional Block Diagram
P2 · p02_fig01543×542px
SY89473UMG (QFN-24-EP(4x4)) — 24-Pin QFN
24-Pin QFN
P2 · p02_fig01P2
SY89473UMG (QFN-24-EP(4x4)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P10 · p10_fig01786×413px
SY89473UMG (QFN-24-EP(4x4)) — LVPECL Output Interface Applications
LVPECL Output Interface Applications
P10 · p10_fig02892×499px
SY89473UMG (QFN-24-EP(4x4)) — Figure 4a. Parallel Termination-Thevenin Equivalent
Figure 4a. Parallel Termination-Thevenin Equivalent
P10 · p10_fig02P10
SY89473UMG (QFN-24-EP(4x4)) — Datasheet Page 10 (p10_fig02)
Datasheet Page 10 (p10_fig02)
P11 · p11_fig011776×1281px
SY89473UMG (QFN-24-EP(4x4)) — 24-Pin QFN
24-Pin QFN
P11 · p11_fig01P11
SY89473UMG (QFN-24-EP(4x4)) — Datasheet Page 11 (p11_fig01)
Datasheet Page 11 (p11_fig01)

電気仕様 & 部品詳細スペック (SY89473UMG)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:SY89473UMG (QFN-24-EP(4x4)) は 24 ピンの標準電子部品・コネクタで、パッケージ外形は 4.00 × 4.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 40°C to +85°C、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
40°C to +85°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
2.5GHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-24-EP(4x4))
ピン数・リードピッチN / e
24 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル25 ピン自動バス分類
OK
IPC-7351B フットプリント25 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 2.70×2.70mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-24-EP(4x4))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
4.00 × 4.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
25P / 25Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
QFN-24-EP(4x4)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — SY89473UMG (QFN-24-EP(4x4))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

SY89473UMG (QFN-24-EP(4x4)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 SY89473UMG (QFN-24-EP(4x4) パッケージ) は全 25 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VCC: 電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)), 2 (IN0#: マルチプレクスI/O・ペリフェラル端子 IN0# (General)), 3 (VREF-AC0: マルチプレクスI/O・ペリフェラル端子 VREF-AC0 (General)), 4 (VT0: マルチプレクスI/O・ペリフェラル端子 VT0 (General)), 5 (IN0: マルチプレクスI/O・ペリフェラル端子 IN0 (General)), 6 (VCC: 電源供給入力 (VCC — 3.3V / 5.0V Standard Logic))。

SY89473UMG の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、SY89473UMG (QFN-24-EP(4x4)) の本体外形は 4.00 × 4.00 mm、ピッチ e = 0.50 mm、合計 25 パッドで構成されています（中央放熱パッド EPAD 2.70 × 2.70 mm、IPC-7525 60% 開口ペーストマスク付き）。

SY89473UMG の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの SY89473UMG (MICROCHIP, QFN-24-EP(4x4)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (25 ピン) & SY89473 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
2IN0#Digital_IO信号端子 IN0#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IN0#。対応バス/インターフェース: General。
3VREF-AC0Analog信号端子 VREF-AC0（方向: Analog、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VREF-AC0。対応バス/インターフェース: General。
4VT0Digital_IO信号端子 VT0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VT0。対応バス/インターフェース: General。
5IN0Digital_IO信号端子 IN0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IN0。対応バス/インターフェース: General。
6VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
7Q0Digital_IO信号端子 Q0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q0。対応バス/インターフェース: General。
8Q0#Digital_IO信号端子 Q0#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q0#。対応バス/インターフェース: General。
9VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
10VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
11Q1Digital_IO信号端子 Q1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q1。対応バス/インターフェース: General。
12Q1#Digital_IO信号端子 Q1#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q1#。対応バス/インターフェース: General。
13VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
14GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
15SELDigital_IO信号端子 SEL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEL。対応バス/インターフェース: General。
16NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
17GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
18GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
19VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
20IN1#Digital_IO信号端子 IN1#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IN1#。対応バス/インターフェース: General。
21VREF-AC1Analog信号端子 VREF-AC1（方向: Analog、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VREF-AC1。対応バス/インターフェース: General。
22VT1Digital_IO信号端子 VT1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VT1。対応バス/インターフェース: General。
23IN1Digital_IO信号端子 IN1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IN1。対応バス/インターフェース: General。
24VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
25EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード