KSZ9031RNXCA-TR (QFN-48-EP(7x7)) — 回路図シンボル、IPC-7351B フットプリント & 3D STEP モデル

Q: KSZ9031RNXCA-TR (QFN-48-EP(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 KSZ9031RNXCA-TR (QFN-48-EP(7x7) パッケージ) は全 49 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (AVDDH: 電源供給入力 (AVDDH — 3.3V / 5.0V Standard Logic)), 2 (TXRXP_A: マルチプレクスI/O・ペリフェラル端子 TXRXP_A (General)), 3 (TXRXM_A: マルチプレクスI/O・ペリフェラル端子 TXRXM_A (General)), 4 (AVDDL: 電源供給入力 (AVDDL — 3.3V / 5.0V Standard Logic)), 5 (TXRXP_B: マルチプレクスI/O・ペリフェラル端子 TXRXP_B (General)), 6 (TXRXM_B: マルチプレクスI/O・ペリフェラル端子 TXRXM_B (General))。

Q: KSZ9031RNXCA-TR の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、KSZ9031RNXCA-TR (QFN-48-EP(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 49 パッドで構成されています（中央放熱パッド EPAD 5.10 × 5.10 mm、IPC-7525 60% 開口ペーストマスク付き）。

Q: KSZ9031RNXCA-TR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの KSZ9031RNXCA-TR (MICROCHIP, QFN-48-EP(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

1. シンボル

2. 2Dフットプリント

3. 3Dモデル

パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (49/49)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます

ピン	記号	種別	機能説明 (JA)
1	AVDDH	Power	電源供給入力 (AVDDH — 3.3V / 5.0V Standard Logic)
2	TXRXP_A	I/O	マルチプレクスI/O・ペリフェラル端子 TXRXP_A (General)
3	TXRXM_A	I/O	マルチプレクスI/O・ペリフェラル端子 TXRXM_A (General)
4	AVDDL	Power	電源供給入力 (AVDDL — 3.3V / 5.0V Standard Logic)
5	TXRXP_B	I/O	マルチプレクスI/O・ペリフェラル端子 TXRXP_B (General)
6	TXRXM_B	I/O	マルチプレクスI/O・ペリフェラル端子 TXRXM_B (General)
7	TXRXP_C	I/O	マルチプレクスI/O・ペリフェラル端子 TXRXP_C (General)
8	TXRXM_C	I/O	マルチプレクスI/O・ペリフェラル端子 TXRXM_C (General)
9	AVDDL	Power	電源供給入力 (AVDDL — 3.3V / 5.0V Standard Logic)
10	TXRXP_D	I/O	マルチプレクスI/O・ペリフェラル端子 TXRXP_D (General)
11	TXRXM_D	I/O	マルチプレクスI/O・ペリフェラル端子 TXRXM_D (General)
12	AVDDH	Power	電源供給入力 (AVDDH — 3.3V / 5.0V Standard Logic)
13	NC	I/O	マルチプレクスI/O・ペリフェラル端子 NC (General)
14	DVDDL	Power	電源供給入力 (DVDDL — 3.3V / 5.0V Standard Logic)
15	LED2/ PHYAD1	I/O	マルチプレクスI/O・ペリフェラル端子 LED2/ PHYAD1 (General)
16	DVDDH	Power	電源供給入力 (DVDDH — 3.3V / 5.0V Standard Logic)
17	LED1/ PHYAD0/ PME_N1	I/O	マルチプレクスI/O・ペリフェラル端子 LED1/ PHYAD0/ PME_N1 (General)
18	DVDDL	Power	電源供給入力 (DVDDL — 3.3V / 5.0V Standard Logic)
19	TXD0	I/O	マルチプレクスI/O・ペリフェラル端子 TXD0 (UART)
20	TXD1	I/O	マルチプレクスI/O・ペリフェラル端子 TXD1 (UART)
21	TXD2	I/O	マルチプレクスI/O・ペリフェラル端子 TXD2 (UART)
22	TXD3	I/O	マルチプレクスI/O・ペリフェラル端子 TXD3 (UART)
23	DVDDL	Power	電源供給入力 (DVDDL — 3.3V / 5.0V Standard Logic)
24	GTX_CLK	I/O	マルチプレクスI/O・ペリフェラル端子 GTX_CLK (General)
25	TX_EN	I/O	マルチプレクスI/O・ペリフェラル端子 TX_EN (General)
26	DVDDL	Power	電源供給入力 (DVDDL — 3.3V / 5.0V Standard Logic)
27	RXD3/ MODE3	I/O	マルチプレクスI/O・ペリフェラル端子 RXD3/ MODE3 (UART)
28	RXD2/ MODE2	I/O	マルチプレクスI/O・ペリフェラル端子 RXD2/ MODE2 (UART)
29	VSS	GND	グラウンド基準端子 (VSS)
30	DVDDL	Power	電源供給入力 (DVDDL — 3.3V / 5.0V Standard Logic)
31	RXD1/ MODE1	I/O	マルチプレクスI/O・ペリフェラル端子 RXD1/ MODE1 (UART)
32	RXD0/ MODE0	I/O	マルチプレクスI/O・ペリフェラル端子 RXD0/ MODE0 (UART)
33	CLK125_EN	I/O	マルチプレクスI/O・ペリフェラル端子 CLK125_EN (General)
34	DVDDH	Power	電源供給入力 (DVDDH — 3.3V / 5.0V Standard Logic)
35	RX CLK/_ PHYAD2	I/O	マルチプレクスI/O・ペリフェラル端子 RX CLK/_ PHYAD2 (General)
36	MDC	I/O	マルチプレクスI/O・ペリフェラル端子 MDC (General)
37	MDIO	I/O	マルチプレクスI/O・ペリフェラル端子 MDIO (General)
38	INT N/_ PME_N2	I/O	マルチプレクスI/O・ペリフェラル端子 INT N/_ PME_N2 (General)
39	DVDDL	Power	電源供給入力 (DVDDL — 3.3V / 5.0V Standard Logic)
40	DVDDH	Power	電源供給入力 (DVDDH — 3.3V / 5.0V Standard Logic)
41	LED_MODE	I/O	マルチプレクスI/O・ペリフェラル端子 LED_MODE (General)
42	RESET_N	I	システムイネーブル・ハードウェアリセット (RESET_N)
43	LDO_O	I/O	マルチプレクスI/O・ペリフェラル端子 LDO_O (General)
44	AVDDL_PLL	Power	電源供給入力 (AVDDL_PLL — 3.3V / 5.0V Standard Logic)
45	XO	I/O	マルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
46	XI	I/O	マルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
47	NC	I/O	マルチプレクスI/O・ペリフェラル端子 NC (General)
48	ISET	I/O	マルチプレクスI/O・ペリフェラル端子 ISET (General)
49	EP	GND	露出サーマルパッド・グラウンド (EP)

PIN 1 AVDDH

Power

電源供給入力 (AVDDH — 3.3V / 5.0V Standard Logic)

設計上の注意点: 3 .3V/2 .5V (commercial temp only) analog VDD

IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 14 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大

1. 実装3D外観モデルREPRESENTATIVE

KSZ9031RNXCA-TR (QFN-48-EP(7x7)) - 1. 実装3D外観モデル

高精度3Dソリッドモデル拡大 ›

2. 標準ピン配置図 (上面)CLEANROOM PINOUT

KSZ9031RNXCA-TR (QFN-48-EP(7x7)) - 2. 標準ピン配置図 (上面)

パッケージ正規ピン配置 (49ピン)拡大 ›

3. 原本データシートピン図PDF PINOUT

KSZ9031RNXCA-TR (QFN-48-EP(7x7)) - 3. 原本データシートピン図

無トリミングピン配置図拡大 ›

4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS

KSZ9031RNXCA-TR (QFN-48-EP(7x7)) - 4. パッケージ外形寸法図 (D×E×A)

QFN-48-EP(7x7) · 7.00×7.00mm · ピッチ 0.50mm拡大 ›

5. 推奨PCBフットプリントLAND PATTERN

KSZ9031RNXCA-TR (QFN-48-EP(7x7)) - 5. 推奨PCBフットプリント

IPC-7351B パッド (49 Pads)拡大 ›

6. アプリケーション参考回路SCHEMATIC

KSZ9031RNXCA-TR (QFN-48-EP(7x7)) - 6. アプリケーション参考回路

Typical Application Schematic拡大 ›

PDF データシート原本ピン配置・技術図面ライブラリ (14 点 · 1/2 ページ)

KSZ9031 シリーズの切り抜きなし原本図面 14 点中 1–12 点目を表示

P1 · p01_fig01376×200px

Gigabit Ethernet Transceiver with RGMII

P5 · p05_fig011428×1490px

FIGURE 2-1: 48-QFN PIN ASSIGNMENT (TOP VIEW)

P5 · p05_fig01P5

Datasheet Page 5 (p05_fig01)

P65 · p65_fig011127×962px

FIGURE 9-1: REFERENCE CIRCUITS FOR LED STRAPPING PINS

P65 · p65_fig01P65

Datasheet Page 65 (p65_fig01)

P66 · p66_fig011576×498px

FIGURE 10-1: 25 MHZ CRYSTAL/OSCILLATOR REFERENCE CLOCK CONNECTION

P67 · p67_fig011380×979px

FIGURE 12-1: TYPICAL GIGABIT MAGNETIC INTERFACE CIRCUIT

P67 · p67_fig02345×703px

FIGURE 12-1: TYPICAL GIGABIT MAGNETIC INTERFACE CIRCUIT

P67 · p67_fig031779×347px

KSZ9031RNXCA-TR (QFN-48-EP(7x7)) — DS00002117F-page 67  2016-2017 Microchip Technology Inc. | Table 12-2 is a list of compatible single-port magnetics with separated transformer center tap pins on the G-PHY chip side that can be used with the KSZ9031RNX. | TABLE 12-2: COMPA

DS00002117F-page 67  2016-2017 Microchip Technology Inc. | Table 12-2 is a list of compatible single-port magnetics with separated transformer center tap pins on the G-PHY chip side that can be used with the KSZ9031RNX. | TABLE 12-2: COMPA

P69 · p69_fig011579×1570px

FIGURE 13-1: 48-LEAD QFN 7 MM X 7 MM PACKAGE WITH 3.5 MM X 3.5 MM EXPOSED PAD AREA

P70 · p70_fig011578×1528px

FIGURE 13-2: 48-LEAD QFN 7 MM X 7 MM PACKAGE WITH 5.1 MM X 5.1 MM EXPOSED PAD AREA

P71 · p71_fig011580×1701px

FIGURE 13-3: 48-LEAD QFN 7 MM X 7 MM PACKAGE WITH 5.1 MM X 5.1 MM EXPOSED PAD AREA RECOMMENDED LAND PATTERN

1 / 2 ページ (14 点の抽出図面)

電気仕様 & 部品詳細スペック (KSZ9031RNXCA-TR)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)

標準電子部品・コネクタ

詳細概要:KSZ9031RNXCA-TR (QFN-48-EP(7x7)) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 55°C to +150°C、RTC/CLK, UART インターフェースを内蔵しています。

動作電源電圧範囲V_CC / V_DD

1.8V ~ 5.5V (Theo Datasheet)

電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置

動作周囲温度範囲T_A

55°C to +150°C

工業用温度グレード；最大接合部温度 T_J(max) = +125°C

動作クロック・無線周波数f_CLK / f_RF

125 MHz

PDF データシート電気的特性より抽出

出力電流・消費電流定格I_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

ピンあたりの絶対最大定格電流を厳守

パッケージ外形寸法 (D × E × A)D × E × A

7.00 × 7.00 × 0.85 mm (A1=0.03 mm)

パッケージ系列: QFN (QFN-48-EP(7x7))

ピン数・リードピッチN / e

48 Pins | Pitch e = 0.50 mm (19.7 mil)

IPC-7351B 中心間スパン C 準拠

内蔵ペリフェラルバスBuses

RTC/CLK, UART

回路図シンボル・2D フットプリント・3D モデル完全同期

リフロー実装・吸湿感度IPC / MSL

IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3

サーマルパッドは 60% 分割ステンシル開口を推奨

エンジニアリング警告: ブートストラップピン注意 (LED2/ PHYAD1, LED1/ PHYAD0/ PME_N1)：リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。

エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック

5/5 合格

IEEE-315 シンボル49 ピン自動バス分類

IPC-7351B フットプリント49 パッド · ピッチ 0.50mm

IPC-7525 60% はんだペースト開口EPAD 5.10×5.10mm メッシュ分割

DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm

3D STEP AP214 & GLB座標原点完全一致 (0,0,0)

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース

5.00 PCB Verified

機械寸法 & ランドパターン (QFN-48-EP(7x7))

データシートから抽出・IPC-7351B 準拠標準化

パッケージ外形 (D × E)Nominal

7.00 × 7.00 mm

全高 (A) & ピッチ (e)IPC-7351B

A=0.85mm · e=0.50mm

パッド寸法 (W × L)Level B

0.28 × 0.80 mm

ピン数 / 総パッド数Topology

49P / 49Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番

DFM READY

部品記号 / 代替型番	定数 / パッケージ	役割 & PCB レイアウトルール
N/A BOM	Per application circuit QFN-48-EP(7x7)	定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — KSZ9031RNXCA-TR (QFN-48-EP(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答

IPC-7351B / IEEE-315

KSZ9031RNXCA-TR (QFN-48-EP(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 KSZ9031RNXCA-TR (QFN-48-EP(7x7) パッケージ) は全 49 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (AVDDH: 電源供給入力 (AVDDH — 3.3V / 5.0V Standard Logic)), 2 (TXRXP_A: マルチプレクスI/O・ペリフェラル端子 TXRXP_A (General)), 3 (TXRXM_A: マルチプレクスI/O・ペリフェラル端子 TXRXM_A (General)), 4 (AVDDL: 電源供給入力 (AVDDL — 3.3V / 5.0V Standard Logic)), 5 (TXRXP_B: マルチプレクスI/O・ペリフェラル端子 TXRXP_B (General)), 6 (TXRXM_B: マルチプレクスI/O・ペリフェラル端子 TXRXM_B (General))。

KSZ9031RNXCA-TR の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、KSZ9031RNXCA-TR (QFN-48-EP(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 49 パッドで構成されています（中央放熱パッド EPAD 5.10 × 5.10 mm、IPC-7525 60% 開口ペーストマスク付き）。

KSZ9031RNXCA-TR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの KSZ9031RNXCA-TR (MICROCHIP, QFN-48-EP(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (49 ピン) & KSZ9031 シリーズバリエーション静的テーブルを開く

ピン番号 (Pin #)	信号名 (Signal Name)	電気種別 (Type)	機能説明 & 回路設計上の注意
1	AVDDH	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVDDH、最大定格: 5.5V) です。
2	TXRXP_A	Digital_IO	信号端子 TXRXP_A（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXP_A。対応バス/インターフェース: General。
3	TXRXM_A	Digital_IO	信号端子 TXRXM_A（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXM_A。対応バス/インターフェース: General。
4	AVDDL	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVDDL、最大定格: 5.5V) です。
5	TXRXP_B	Digital_IO	信号端子 TXRXP_B（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXP_B。対応バス/インターフェース: General。
6	TXRXM_B	Digital_IO	信号端子 TXRXM_B（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXM_B。対応バス/インターフェース: General。
7	TXRXP_C	Digital_IO	信号端子 TXRXP_C（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXP_C。対応バス/インターフェース: General。
8	TXRXM_C	Digital_IO	信号端子 TXRXM_C（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXM_C。対応バス/インターフェース: General。
9	AVDDL	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVDDL、最大定格: 5.5V) です。
10	TXRXP_D	Digital_IO	信号端子 TXRXP_D（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXP_D。対応バス/インターフェース: General。
11	TXRXM_D	Digital_IO	信号端子 TXRXM_D（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXM_D。対応バス/インターフェース: General。
12	AVDDH	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVDDH、最大定格: 5.5V) です。
13	NC	NC	信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
14	DVDDL	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DVDDL、最大定格: 5.5V) です。
15	LED2/ PHYAD1	Digital_IO	信号端子 LED2/ PHYAD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LED2/ PHYAD1。対応バス/インターフェース: General。
16	DVDDH	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DVDDH、最大定格: 5.5V) です。
17	LED1/ PHYAD0/ PME_N1	Open_Drain	信号端子 LED1/ PHYAD0/ PME_N1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LED1/ PHYAD0/ PME_N1。対応バス/インターフェース: General。
18	DVDDL	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DVDDL、最大定格: 5.5V) です。
19	TXD0	Digital_IO	信号端子 TXD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD0。対応バス/インターフェース: UART。
20	TXD1	Digital_IO	信号端子 TXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD1。対応バス/インターフェース: UART。
21	TXD2	Digital_IO	信号端子 TXD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD2。対応バス/インターフェース: UART。
22	TXD3	Digital_IO	信号端子 TXD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD3。対応バス/インターフェース: UART。
23	DVDDL	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DVDDL、最大定格: 5.5V) です。
24	GTX_CLK	Digital_IO	信号端子 GTX_CLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GTX_CLK。対応バス/インターフェース: General。
25	TX_EN	Digital_IO	信号端子 TX_EN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TX_EN。対応バス/インターフェース: General。
26	DVDDL	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DVDDL、最大定格: 5.5V) です。
27	RXD3/ MODE3	Digital_IO	信号端子 RXD3/ MODE3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD3/ MODE3。対応バス/インターフェース: UART。
28	RXD2/ MODE2	Digital_IO	信号端子 RXD2/ MODE2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD2/ MODE2。対応バス/インターフェース: UART。
29	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
30	DVDDL	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DVDDL、最大定格: 5.5V) です。
31	RXD1/ MODE1	Digital_IO	信号端子 RXD1/ MODE1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD1/ MODE1。対応バス/インターフェース: UART。
32	RXD0/ MODE0	Digital_IO	信号端子 RXD0/ MODE0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD0/ MODE0。対応バス/インターフェース: UART。
33	CLK125_EN	Digital_IO	信号端子 CLK125_EN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CLK125_EN。対応バス/インターフェース: General。
34	DVDDH	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DVDDH、最大定格: 5.5V) です。
35	RX CLK/_ PHYAD2	Digital_IO	信号端子 RX CLK/_ PHYAD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RX CLK/_ PHYAD2。対応バス/インターフェース: General。
36	MDC	Digital_IO	信号端子 MDC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDC。対応バス/インターフェース: General。
37	MDIO	Digital_IO	信号端子 MDIO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDIO。対応バス/インターフェース: General。
38	INT N/_ PME_N2	Open_Drain	信号端子 INT N/_ PME_N2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: INT N/_ PME_N2。対応バス/インターフェース: General。
39	DVDDL	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DVDDL、最大定格: 5.5V) です。
40	DVDDH	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DVDDH、最大定格: 5.5V) です。
41	LED_MODE	Digital_IO	信号端子 LED_MODE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LED_MODE。対応バス/インターフェース: General。
42	RESET_N	Digital_IO	ローアクティブ・ハードウェアリセット端子 (RESET_N)：Lowに引くことでコアと全ペリフェラルを初期化します。
43	LDO_O	Digital_IO	信号端子 LDO_O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LDO_O。対応バス/インターフェース: General。
44	AVDDL_PLL	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVDDL_PLL、最大定格: 5.5V) です。
45	XO	Digital_IO	信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
46	XI	Digital_IO	信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
47	NC	NC	信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
48	ISET	Digital_IO	信号端子 ISET（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ISET。対応バス/インターフェース: General。
49	EP	GND	パッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。

4D Studio: KSZ9031RNXCA-TR Permalink: /part/C514073 MICROCHIP QFN-48-EP(7x7)すべてのパッケージすべてのメーカー