ChipDocs.org
⌘K
2284 器件上传PDF
CH32V305FBP6 (TSSOP-20-175mil) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH32V305FBP6

WCHID: C5123443TSSOP-20-175mil · 20 引脚 · Pitch 0.65mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · CH32V305FBP6 (TSSOP-20-175mil)1RST#2IO23PB10/UART3_T4PB11/UART3_R5PB12/SPI2_NS6IO37NC8IO09PC610PC720OSC_OUT/PD119OSC_IN/PD018VSS/GND17PB7/USB2DP/U16PB6/USB2DM/U15PA14/SWCLK14VDD33/VIO13IO1512PC9/PA8/UART11PC8Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.817.812.77.62.5-2.5-7.6-12.7-17.8mm
2. 2D封装焊盘
1234567891011121314151617181920E=4.40mm · Pitch e=0.65mmD=6.50mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D实体模型
封装外形: 4.40mm × 6.50mm · 间距 Pitch: 0.65mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (20/20)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1RST#I/O多功能复用 I/O 与外设引脚 RST# (General)
2IO2I/OGeneral Purpose Digital I/O Pin IO2
3PB10/UART3_TX/I2C2_SCLI/O多功能复用 I/O 与外设引脚 PB10/UART3_TX/I2C2_SCL (UART, I2C)
4PB11/UART3_RX/I2C2_SDAI/O多功能复用 I/O 与外设引脚 PB11/UART3_RX/I2C2_SDA (UART, I2C)
5PB12/SPI2_NSS/CAN2_RXI/O多功能复用 I/O 与外设引脚 PB12/SPI2_NSS/CAN2_RX (SPI, CAN)
6IO3I/OGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7NCNCNo Connect (Leave Floating)
8IO0I/OGPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin)
9PC6I/O多功能复用 I/O 与外设引脚 PC6 (General)
10PC7I/O多功能复用 I/O 与外设引脚 PC7 (General)
11PC8I/O多功能复用 I/O 与外设引脚 PC8 (General)
12PC9/PA8/UART1_RXI/O多功能复用 I/O 与外设引脚 PC9/PA8/UART1_RX (UART)
13IO15I/OGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14VDD33/VIOPower正电源供电引脚 (VDD33/VIO — 3.3V / 5.0V Standard Logic)
15PA14/SWCLKI/O多功能复用 I/O 与外设引脚 PA14/SWCLK (SWD/JTAG)
16PB6/USB2DM/UART1X_TXI/O多功能复用 I/O 与外设引脚 PB6/USB2DM/UART1X_TX (USB, UART)
17PB7/USB2DP/UART1X_RXI/O多功能复用 I/O 与外设引脚 PB7/USB2DP/UART1X_RX (USB, UART)
18VSS/GNDGND电源参考地引脚 (VSS/GND)
19OSC_IN/PD0I/O多功能复用 I/O 与外设引脚 OSC_IN/PD0 (RTC/CLK)
20OSC_OUT/PD1I/O多功能复用 I/O 与外设引脚 OSC_OUT/PD1 (RTC/CLK)
PIN 1 RST#
I/O
多功能复用 I/O 与外设引脚 RST# (General)
PCB布线建议: Signal terminal RST# (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: RST#. Supported peripheral buses: General.
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 7 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: CH32V305FBP6 (WCH · TSSOP-20-175mil)
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
CH32V305FBP6 (TSSOP-20-175mil) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
CH32V305FBP6 (TSSOP-20-175mil) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (20 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
CH32V305FBP6 (TSSOP-20-175mil) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
CH32V305FBP6 (TSSOP-20-175mil) - 4. 封装机械外形图 (D×E×A)
TSSOP-20-175mil · 4.40×6.50mm · 节距 0.65mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
CH32V305FBP6 (TSSOP-20-175mil) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (20 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
CH32V305FBP6 (TSSOP-20-175mil) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (7 张图纸 · 第 1/1 页)
显示第 1–7 张，共 7 张完整原图 (来自 CH32V208 / CH32V305 / CH32V307 系列)
P1 · p01_fig01278×171px
CH32V305FBP6 (TSSOP-20-175mil) — Overview
Overview
P23 · p23_fig011472×899px
CH32V305FBP6 (TSSOP-20-175mil) — CH32V307VCT6 CH32V307WCU6
CH32V307VCT6 CH32V307WCU6
P23 · p23_fig01P23
CH32V305FBP6 (TSSOP-20-175mil) — Datasheet Page 23 (p23_fig01)
Datasheet Page 23 (p23_fig01)
P81 · p81_fig011852×1110px
CH32V305FBP6 (TSSOP-20-175mil) — The above formula is used to determine the maximum external impedance so that the error can be less than 1/4 LSB. Where N=12 (representing 12-bit resolution). | Table 4-42 Maximum RAIN when fADC = 14MHz | TS(cycle) tS (us) Maximum RAIN(kΩ)
The above formula is used to determine the maximum external impedance so that the error can be less than 1/4 LSB. Where N=12 (representing 12-bit resolution). | Table 4-42 Maximum RAIN when fADC = 14MHz | TS(cycle) tS (us) Maximum RAIN(kΩ)
P81 · p81_fig01P81
CH32V305FBP6 (TSSOP-20-175mil) — Datasheet Page 81 (p81_fig01)
Datasheet Page 81 (p81_fig01)
P90 · p90_fig011287×1064px
CH32V305FBP6 (TSSOP-20-175mil) — Figure 5-6 LQFP100 package
Figure 5-6 LQFP100 package
P91 · p91_fig011564×2234px
CH32V305FBP6 (TSSOP-20-175mil) — G = 28 pins K = 32 pins T = 36 pins C = 48 pins R = 64 pins
G = 28 pins K = 32 pins T = 36 pins C = 48 pins R = 64 pins

电气参数与元器件规格详情 (CH32V305FBP6)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
嵌入式微控制器芯片 (MCU)
详细概述:CH32V305FBP6 (TSSOP-20-175mil) 是一款 20 引脚的嵌入式微控制器芯片 (MCU)，机械封装尺寸为 6.50 × 4.40 × 1.00 mm（引脚间距 e = 0.65 mm）。工作电压范围 3.0V ~ 3.6V (Typ 3.3V)，工作温度 -40°C ~ +85°C (Industrial Grade)，内置 USB, UART, SPI, I2C, I2S, ADC, DAC, PWM, SDIO, CAN, RTC/CLK, SWD/JTAG 通信接口。
工作电源电压范围V_CC / V_DD
3.0V ~ 3.6V (Typ 3.3V)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C ~ +85°C (Industrial Grade)
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
144MHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
6.50 × 4.40 × 1.00 mm (A1=0.10 mm)
封装类型：TSSOP (TSSOP-20-175mil)
引脚总数与中心间距N / e
20 Pins | Pitch e = 0.65 mm (25.6 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
USB, UART, SPI, I2C, I2S, ADC, DAC, PWM, SDIO, CAN, RTC/CLK, SWD/JTAG
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号20 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘20 个焊盘 · 节距 0.65mm
OK
IPC-7525 60% 钢网开窗回流焊 1:1 标准
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (TSSOP-20-175mil)

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
6.50 × 4.40 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=1.00mm · e=0.65mm
焊盘尺寸 (W × L)Level B
0.42 × 1.45 mm
引脚数 / 总焊盘数Topology
20P / 20Pad (DUAL_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
TSSOP-20-175mil
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — CH32V305FBP6 (TSSOP-20-175mil)

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

CH32V305FBP6 (TSSOP-20-175mil) 的引脚排列 (Pinout) 与供电电压参数是什么？

WCH 生产的 CH32V305FBP6 采用 TSSOP-20-175mil 封装，共 20 脚，引脚间距 0.65 mm。主要引脚包括：1 (RST#: 多功能复用 I/O 与外设引脚 RST# (General)), 2 (IO2: General Purpose Digital I/O Pin IO2), 3 (PB10/UART3_TX/I2C2_SCL: 多功能复用 I/O 与外设引脚 PB10/UART3_TX/I2C2_SCL (UART, I2C)), 4 (PB11/UART3_RX/I2C2_SDA: 多功能复用 I/O 与外设引脚 PB11/UART3_RX/I2C2_SDA (UART, I2C)), 5 (PB12/SPI2_NSS/CAN2_RX: 多功能复用 I/O 与外设引脚 PB12/SPI2_NSS/CAN2_RX (SPI, CAN)), 6 (IO3: GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap))。

CH32V305FBP6 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，CH32V305FBP6 (TSSOP-20-175mil) 本体轮廓为 4.40 × 6.50 mm，引脚间距 e = 0.65 mm，共计 20 个铜箔焊盘。

哪里可以下载 CH32V305FBP6 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 CH32V305FBP6 (WCH, TSSOP-20-175mil) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (20 脚) 与 CH32V208 / CH32V305 / CH32V307 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1RST#Digital_IO信号引脚 RST#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RST#。支持总线接口：General。
2IO2Digital_IOGeneral Purpose Digital I/O Pin IO2
3PB10/UART3_TX/I2C2_SCLDigital_IO信号引脚 PB10/UART3_TX/I2C2_SCL（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB10/UART3_TX/I2C2_SCL。支持总线接口：UART, I2C。
4PB11/UART3_RX/I2C2_SDADigital_IO信号引脚 PB11/UART3_RX/I2C2_SDA（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB11/UART3_RX/I2C2_SDA。支持总线接口：UART, I2C。
5PB12/SPI2_NSS/CAN2_RXDigital_IO信号引脚 PB12/SPI2_NSS/CAN2_RX（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB12/SPI2_NSS/CAN2_RX。支持总线接口：SPI, CAN。
6IO3Digital_IOGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7NCNo_ConnectNo Connect (Leave Floating)
8IO0Digital_IOGPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin)
9PC6Digital_IO信号引脚 PC6（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PC6。支持总线接口：General。
10PC7Digital_IO信号引脚 PC7（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PC7。支持总线接口：General。
11PC8Digital_IO信号引脚 PC8（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PC8。支持总线接口：General。
12PC9/PA8/UART1_RXDigital_IO信号引脚 PC9/PA8/UART1_RX（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PC9/PA8/UART1_RX。支持总线接口：UART。
13IO15Digital_IOGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14VDD33/VIOPower_In主供电输入引脚 (VDD33/VIO)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
15PA14/SWCLKDigital_IO信号引脚 PA14/SWCLK（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA14/SWCLK。支持总线接口：SWD/JTAG。
16PB6/USB2DM/UART1X_TXDigital_IO信号引脚 PB6/USB2DM/UART1X_TX（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB6/USB2DM/UART1X_TX。支持总线接口：USB, UART。
17PB7/USB2DP/UART1X_RXDigital_IO信号引脚 PB7/USB2DP/UART1X_RX（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB7/USB2DP/UART1X_RX。支持总线接口：USB, UART。
18VSS/GNDGND0V 接地回路引脚 (VSS/GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
19OSC_IN/PD0Digital_IO信号引脚 OSC_IN/PD0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：OSC_IN/PD0。支持总线接口：RTC/CLK。
20OSC_OUT/PD1Digital_IO信号引脚 OSC_OUT/PD1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：OSC_OUT/PD1。支持总线接口：RTC/CLK。
探索器件库封装厂商上传