ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH32V305FBP6 (TSSOP-20-175mil) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH32V305FBP6

WCHID: C5123443TSSOP-20-175mil · 20 Pins · Pitch 0.65mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH32V305FBP6 (TSSOP-20-175mil)1RST#2IO23PB10/UART3_T4PB11/UART3_R5PB12/SPI2_NS6IO37NC8IO09PC610PC720OSC_OUT/PD119OSC_IN/PD018VSS/GND17PB7/USB2DP/U16PB6/USB2DM/U15PA14/SWCLK14VDD33/VIO13IO1512PC9/PA8/UART11PC8Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.817.812.77.62.5-2.5-7.6-12.7-17.8mm
2. 2D-FOOTPRINT
1234567891011121314151617181920E=4.40mm · Pitch e=0.65mmD=6.50mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D-MODELL
Gehäusekörper: 4.40mm × 6.50mm · Raster: 0.65mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (20/20)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1RST#I/OMultiplex-I/O- & Peripherie-Pin RST# (General)
2IO2I/OGeneral Purpose Digital I/O Pin IO2
3PB10/UART3_TX/I2C2_SCLI/OMultiplex-I/O- & Peripherie-Pin PB10/UART3_TX/I2C2_SCL (UART, I2C)
4PB11/UART3_RX/I2C2_SDAI/OMultiplex-I/O- & Peripherie-Pin PB11/UART3_RX/I2C2_SDA (UART, I2C)
5PB12/SPI2_NSS/CAN2_RXI/OMultiplex-I/O- & Peripherie-Pin PB12/SPI2_NSS/CAN2_RX (SPI, CAN)
6IO3I/OGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7NCNCNo Connect (Leave Floating)
8IO0I/OGPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin)
9PC6I/OMultiplex-I/O- & Peripherie-Pin PC6 (General)
10PC7I/OMultiplex-I/O- & Peripherie-Pin PC7 (General)
11PC8I/OMultiplex-I/O- & Peripherie-Pin PC8 (General)
12PC9/PA8/UART1_RXI/OMultiplex-I/O- & Peripherie-Pin PC9/PA8/UART1_RX (UART)
13IO15I/OGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14VDD33/VIOPowerVersorgungsspannungseingang (VDD33/VIO — 3.3V / 5.0V Standard Logic)
15PA14/SWCLKI/OMultiplex-I/O- & Peripherie-Pin PA14/SWCLK (SWD/JTAG)
16PB6/USB2DM/UART1X_TXI/OMultiplex-I/O- & Peripherie-Pin PB6/USB2DM/UART1X_TX (USB, UART)
17PB7/USB2DP/UART1X_RXI/OMultiplex-I/O- & Peripherie-Pin PB7/USB2DP/UART1X_RX (USB, UART)
18VSS/GNDGNDMasseanschluss (VSS/GND)
19OSC_IN/PD0I/OMultiplex-I/O- & Peripherie-Pin OSC_IN/PD0 (RTC/CLK)
20OSC_OUT/PD1I/OMultiplex-I/O- & Peripherie-Pin OSC_OUT/PD1 (RTC/CLK)
PIN 1 RST#
I/O
Multiplex-I/O- & Peripherie-Pin RST# (General)
Designhinweis: Signal terminal RST# (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: RST#. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 7 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH32V305FBP6 (WCH · TSSOP-20-175mil)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH32V305FBP6 (TSSOP-20-175mil) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH32V305FBP6 (TSSOP-20-175mil) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (20 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH32V305FBP6 (TSSOP-20-175mil) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH32V305FBP6 (TSSOP-20-175mil) - 4. Gehäuseabmessungen (D×E×A)
TSSOP-20-175mil · 4.40×6.50mm · Raster 0.65mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH32V305FBP6 (TSSOP-20-175mil) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (20 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH32V305FBP6 (TSSOP-20-175mil) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (7 Abb. · Seite 1/1)
Zeige 1–7 von 7 unbeschnittenen Originalzeichnungen für CH32V208 / CH32V305 / CH32V307
P1 · p01_fig01278×171px
CH32V305FBP6 (TSSOP-20-175mil) — Overview
Overview
P23 · p23_fig011472×899px
CH32V305FBP6 (TSSOP-20-175mil) — CH32V307VCT6 CH32V307WCU6
CH32V307VCT6 CH32V307WCU6
P23 · p23_fig01P23
CH32V305FBP6 (TSSOP-20-175mil) — Datasheet Page 23 (p23_fig01)
Datasheet Page 23 (p23_fig01)
P81 · p81_fig011852×1110px
CH32V305FBP6 (TSSOP-20-175mil) — The above formula is used to determine the maximum external impedance so that the error can be less than 1/4 LSB. Where N=12 (representing 12-bit resolution). | Table 4-42 Maximum RAIN when fADC = 14MHz | TS(cycle) tS (us) Maximum RAIN(kΩ)
The above formula is used to determine the maximum external impedance so that the error can be less than 1/4 LSB. Where N=12 (representing 12-bit resolution). | Table 4-42 Maximum RAIN when fADC = 14MHz | TS(cycle) tS (us) Maximum RAIN(kΩ)
P81 · p81_fig01P81
CH32V305FBP6 (TSSOP-20-175mil) — Datasheet Page 81 (p81_fig01)
Datasheet Page 81 (p81_fig01)
P90 · p90_fig011287×1064px
CH32V305FBP6 (TSSOP-20-175mil) — Figure 5-6 LQFP100 package
Figure 5-6 LQFP100 package
P91 · p91_fig011564×2234px
CH32V305FBP6 (TSSOP-20-175mil) — G = 28 pins K = 32 pins T = 36 pins C = 48 pins R = 64 pins
G = 28 pins K = 32 pins T = 36 pins C = 48 pins R = 64 pins

Elektrische Spezifikationen & Bauteildetails (CH32V305FBP6)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Eingebetteter Mikrocontroller (MCU)
Detaillierte Übersicht:CH32V305FBP6 (TSSOP-20-175mil) ist ein 20-poliges Eingebetteter Mikrocontroller (MCU) mit den Gehäuseabmessungen 6.50 × 4.40 × 1.00 mm (Pin-Raster e = 0.65 mm). Ausgelegt für 3.0V ~ 3.6V (Typ 3.3V) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, UART, SPI, I2C, I2S, ADC, DAC, PWM, SDIO, CAN, RTC/CLK, SWD/JTAG Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
3.0V ~ 3.6V (Typ 3.3V)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
144MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
6.50 × 4.40 × 1.00 mm (A1=0.10 mm)
Gehäusefamilie: TSSOP (TSSOP-20-175mil)
Pinanzahl & RastermaßN / e
20 Pins | Pitch e = 0.65 mm (25.6 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART, SPI, I2C, I2S, ADC, DAC, PWM, SDIO, CAN, RTC/CLK, SWD/JTAG
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol20 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint20 Pads · Raster 0.65mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (TSSOP-20-175mil)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
6.50 × 4.40 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.00mm · e=0.65mm
Pad-Abmessungen (W × L)Level B
0.42 × 1.45 mm
Pins / Gesamt-PadsTopology
20P / 20Pad (DUAL_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
TSSOP-20-175mil
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH32V305FBP6 (TSSOP-20-175mil)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH32V305FBP6 (TSSOP-20-175mil)?

Das Bauteil CH32V305FBP6 von WCH im TSSOP-20-175mil-Gehäuse besitzt 20 Pins mit einem Rastermaß (Pitch) von 0.65 mm. Wichtige Pins: 1 (RST#: Multiplex-I/O- & Peripherie-Pin RST# (General)), 2 (IO2: General Purpose Digital I/O Pin IO2), 3 (PB10/UART3_TX/I2C2_SCL: Multiplex-I/O- & Peripherie-Pin PB10/UART3_TX/I2C2_SCL (UART, I2C)), 4 (PB11/UART3_RX/I2C2_SDA: Multiplex-I/O- & Peripherie-Pin PB11/UART3_RX/I2C2_SDA (UART, I2C)), 5 (PB12/SPI2_NSS/CAN2_RX: Multiplex-I/O- & Peripherie-Pin PB12/SPI2_NSS/CAN2_RX (SPI, CAN)), 6 (IO3: GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH32V305FBP6?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH32V305FBP6 (TSSOP-20-175mil) 4.40 × 6.50 mm bei einem Pitch e = 0.65 mm und 20 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH32V305FBP6 heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH32V305FBP6 (WCH, TSSOP-20-175mil) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (20 Pins) & CH32V208 / CH32V305 / CH32V307 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1RST#Digital_IOSignalanschluss RST# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RST#. Unterstützte Bus-Schnittstellen: General.
2IO2Digital_IOGeneral Purpose Digital I/O Pin IO2
3PB10/UART3_TX/I2C2_SCLDigital_IOSignalanschluss PB10/UART3_TX/I2C2_SCL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB10/UART3_TX/I2C2_SCL. Unterstützte Bus-Schnittstellen: UART, I2C.
4PB11/UART3_RX/I2C2_SDADigital_IOSignalanschluss PB11/UART3_RX/I2C2_SDA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB11/UART3_RX/I2C2_SDA. Unterstützte Bus-Schnittstellen: UART, I2C.
5PB12/SPI2_NSS/CAN2_RXDigital_IOSignalanschluss PB12/SPI2_NSS/CAN2_RX (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB12/SPI2_NSS/CAN2_RX. Unterstützte Bus-Schnittstellen: SPI, CAN.
6IO3Digital_IOGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7NCNo_ConnectNo Connect (Leave Floating)
8IO0Digital_IOGPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin)
9PC6Digital_IOSignalanschluss PC6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC6. Unterstützte Bus-Schnittstellen: General.
10PC7Digital_IOSignalanschluss PC7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC7. Unterstützte Bus-Schnittstellen: General.
11PC8Digital_IOSignalanschluss PC8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC8. Unterstützte Bus-Schnittstellen: General.
12PC9/PA8/UART1_RXDigital_IOSignalanschluss PC9/PA8/UART1_RX (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC9/PA8/UART1_RX. Unterstützte Bus-Schnittstellen: UART.
13IO15Digital_IOGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14VDD33/VIOPower_InPositiver Versorgungseingang (VDD33/VIO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
15PA14/SWCLKDigital_IOSignalanschluss PA14/SWCLK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA14/SWCLK. Unterstützte Bus-Schnittstellen: SWD/JTAG.
16PB6/USB2DM/UART1X_TXDigital_IOSignalanschluss PB6/USB2DM/UART1X_TX (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB6/USB2DM/UART1X_TX. Unterstützte Bus-Schnittstellen: USB, UART.
17PB7/USB2DP/UART1X_RXDigital_IOSignalanschluss PB7/USB2DP/UART1X_RX (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB7/USB2DP/UART1X_RX. Unterstützte Bus-Schnittstellen: USB, UART.
18VSS/GNDGNDElektrischer 0V-Masserückführungsanschluss (VSS/GND) für Kernlogik, I/O-Treiber und Analogblöcke.
19OSC_IN/PD0Digital_IOSignalanschluss OSC_IN/PD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: OSC_IN/PD0. Unterstützte Bus-Schnittstellen: RTC/CLK.
20OSC_OUT/PD1Digital_IOSignalanschluss OSC_OUT/PD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: OSC_OUT/PD1. Unterstützte Bus-Schnittstellen: RTC/CLK.
EntdeckenBauteileGehäuseHerstellerUpload