CH32V317WCU6 (QFN-68(8x8)mm) — 回路図シンボル、IPC-7351B フットプリント & 3D STEP モデル

ピン	記号	種別	機能説明 (JA)
1	VBAT	Power	電源供給入力 (VBAT — 3.3V / 5.0V Standard Logic)
2	PC13/TAMPER-RTC	I/O	マルチプレクスI/O・ペリフェラル端子 PC13/TAMPER-RTC (RTC/CLK)
3	PC14/OSC32IN	I/O	マルチプレクスI/O・ペリフェラル端子 PC14/OSC32IN (RTC/CLK)
4	PC15/OSC32OUT	I/O	マルチプレクスI/O・ペリフェラル端子 PC15/OSC32OUT (RTC/CLK)
5	OSC_IN/PD0	I/O	マルチプレクスI/O・ペリフェラル端子 OSC_IN/PD0 (RTC/CLK)
6	OSC_OUT/PD1	I/O	マルチプレクスI/O・ペリフェラル端子 OSC_OUT/PD1 (RTC/CLK)
7	NRST	I	システムイネーブル・ハードウェアリセット (NRST)
8	PC0/ADC10	I/O	マルチプレクスI/O・ペリフェラル端子 PC0/ADC10 (ADC)
9	PC1/ADC11	I/O	マルチプレクスI/O・ペリフェラル端子 PC1/ADC11 (ADC)
10	PC2/ADC12	I/O	マルチプレクスI/O・ペリフェラル端子 PC2/ADC12 (ADC)
11	PC3/ADC13	I/O	マルチプレクスI/O・ペリフェラル端子 PC3/ADC13 (ADC)
12	VSSA	GND	グラウンド基準端子 (VSSA)
13	VDDA	Power	電源供給入力 (VDDA — 3.3V / 5.0V Standard Logic)
14	PA0/WKUP/ADC0	I/O	マルチプレクスI/O・ペリフェラル端子 PA0/WKUP/ADC0 (ADC)
15	PA1/ADC1	I/O	マルチプレクスI/O・ペリフェラル端子 PA1/ADC1 (ADC)
16	PA2/ADC2	I/O	マルチプレクスI/O・ペリフェラル端子 PA2/ADC2 (ADC)
17	PA3/ADC3	I/O	マルチプレクスI/O・ペリフェラル端子 PA3/ADC3 (ADC)
18	VIO_4	I/O	マルチプレクスI/O・ペリフェラル端子 VIO_4 (General)
19	PA4/ADC4/DAC0	I/O	マルチプレクスI/O・ペリフェラル端子 PA4/ADC4/DAC0 (ADC, DAC)
20	PA5/ADC5/DAC1	I/O	マルチプレクスI/O・ペリフェラル端子 PA5/ADC5/DAC1 (ADC, DAC)
21	PA6/ADC6	I/O	マルチプレクスI/O・ペリフェラル端子 PA6/ADC6 (ADC)
22	PA7/ADC7	I/O	マルチプレクスI/O・ペリフェラル端子 PA7/ADC7 (ADC)
23	PC4/ADC14	I/O	マルチプレクスI/O・ペリフェラル端子 PC4/ADC14 (ADC)
24	PC5/ADC15	I/O	マルチプレクスI/O・ペリフェラル端子 PC5/ADC15 (ADC)
25	PB0/ADC8	I/O	マルチプレクスI/O・ペリフェラル端子 PB0/ADC8 (ADC)
26	PB1/ADC9	I/O	マルチプレクスI/O・ペリフェラル端子 PB1/ADC9 (ADC)
27	PB2/BOOT1	I/O	マルチプレクスI/O・ペリフェラル端子 PB2/BOOT1 (General)
28	LED0	I/O	マルチプレクスI/O・ペリフェラル端子 LED0 (General)
29	LED1	I/O	マルチプレクスI/O・ペリフェラル端子 LED1 (General)
30	VDDK	Power	電源供給入力 (VDDK — 3.3V / 5.0V Standard Logic)
31	MDITP	I/O	マルチプレクスI/O・ペリフェラル端子 MDITP (General)
32	MDITN	I/O	マルチプレクスI/O・ペリフェラル端子 MDITN (General)
33	MDIRP	I/O	マルチプレクスI/O・ペリフェラル端子 MDIRP (General)
34	MDIRN	I/O	マルチプレクスI/O・ペリフェラル端子 MDIRN (General)
35	VDD_ETH	Power	電源供給入力 (VDD_ETH — 3.3V / 5.0V Standard Logic)
36	VIO_1	I/O	マルチプレクスI/O・ペリフェラル端子 VIO_1 (General)
37	PB12	I/O	マルチプレクスI/O・ペリフェラル端子 PB12 (General)
38	PB13	I/O	マルチプレクスI/O・ペリフェラル端子 PB13 (General)
39	PB14	I/O	マルチプレクスI/O・ペリフェラル端子 PB14 (General)
40	PB15	I/O	マルチプレクスI/O・ペリフェラル端子 PB15 (General)
41	PB11/PD14	I/O	マルチプレクスI/O・ペリフェラル端子 PB11/PD14 (General)
42	PB10/PD15	I/O	マルチプレクスI/O・ペリフェラル端子 PB10/PD15 (General)
43	PA8	I/O	マルチプレクスI/O・ペリフェラル端子 PA8 (General)
44	PA9	I/O	マルチプレクスI/O・ペリフェラル端子 PA9 (General)
45	PA10	I/O	マルチプレクスI/O・ペリフェラル端子 PA10 (General)
46	PA11/USB1DM	I/O	マルチプレクスI/O・ペリフェラル端子 PA11/USB1DM (USB)
47	PA12/USB1DP	I/O	マルチプレクスI/O・ペリフェラル端子 PA12/USB1DP (USB)
48	PA13/SWDIO	I/O	マルチプレクスI/O・ペリフェラル端子 PA13/SWDIO (SWD/JTAG)
49	VSS_2	GND	露出サーマルパッド・グラウンド (VSS_2)
50	VDD_2	Power	電源供給入力 (VDD_2 — 3.3V / 5.0V Standard Logic)
51	VIO_2	I/O	マルチプレクスI/O・ペリフェラル端子 VIO_2 (General)
52	PA14/SWCLK	I/O	マルチプレクスI/O・ペリフェラル端子 PA14/SWCLK (SWD/JTAG)
53	PA15	I/O	マルチプレクスI/O・ペリフェラル端子 PA15 (General)
54	PC10	I/O	マルチプレクスI/O・ペリフェラル端子 PC10 (General)
55	PC11	I/O	マルチプレクスI/O・ペリフェラル端子 PC11 (General)
56	PC12	I/O	マルチプレクスI/O・ペリフェラル端子 PC12 (General)
57	PD2	I/O	マルチプレクスI/O・ペリフェラル端子 PD2 (General)
58	PB3	I/O	マルチプレクスI/O・ペリフェラル端子 PB3 (General)
59	PB4	I/O	マルチプレクスI/O・ペリフェラル端子 PB4 (General)
60	PB5	I/O	マルチプレクスI/O・ペリフェラル端子 PB5 (General)
61	PB6/USB2DM	I/O	マルチプレクスI/O・ペリフェラル端子 PB6/USB2DM (USB)
62	PB7/USB2DP	I/O	マルチプレクスI/O・ペリフェラル端子 PB7/USB2DP (USB)
63	BOOT0	I	入力専用端子 BOOT0 (General)
64	PB8	I/O	マルチプレクスI/O・ペリフェラル端子 PB8 (General)
65	PB9	I/O	マルチプレクスI/O・ペリフェラル端子 PB9 (General)
66	PE0	I/O	マルチプレクスI/O・ペリフェラル端子 PE0 (General)
67	VIO_3	I/O	マルチプレクスI/O・ペリフェラル端子 VIO_3 (General)
68	VDD_3	Power	電源供給入力 (VDD_3 — 3.3V / 5.0V Standard Logic)
69	VSS	GND	グラウンド基準端子 (VSS)

機械寸法 & ランドパターン (QFN-68(8x8)mm)

データシートから抽出・IPC-7351B 準拠標準化

パッケージ外形 (D × E)Nominal

8.00 × 8.00 mm

全高 (A) & ピッチ (e)IPC-7351B

A=0.90mm · e=0.40mm

パッド寸法 (W × L)Level B

0.22 × 0.80 mm

ピン数 / 総パッド数Topology

69P / 69Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番

DFM READY

部品記号 / 代替型番	定数 / パッケージ	役割 & PCB レイアウトルール
N/A BOM	応用回路に準拠 QFN-68(8x8)mm	定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH32V317WCU6 (QFN-68(8x8)mm)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答

IPC-7351B / IEEE-315

CH32V317WCU6 (QFN-68(8x8)mm) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH32V317WCU6 (QFN-68(8x8)mm パッケージ) は全 69 ピン構成で、ピンピッチは 0.40 mm です。主なピン：1 (VBAT: 電源供給入力 (VBAT — 3.3V / 5.0V Standard Logic)), 2 (PC13/TAMPER-RTC: マルチプレクスI/O・ペリフェラル端子 PC13/TAMPER-RTC (RTC/CLK)), 3 (PC14/OSC32IN: マルチプレクスI/O・ペリフェラル端子 PC14/OSC32IN (RTC/CLK)), 4 (PC15/OSC32OUT: マルチプレクスI/O・ペリフェラル端子 PC15/OSC32OUT (RTC/CLK)), 5 (OSC_IN/PD0: マルチプレクスI/O・ペリフェラル端子 OSC_IN/PD0 (RTC/CLK)), 6 (OSC_OUT/PD1: マルチプレクスI/O・ペリフェラル端子 OSC_OUT/PD1 (RTC/CLK))。

CH32V317WCU6 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH32V317WCU6 (QFN-68(8x8)mm) の本体外形は 8.00 × 8.00 mm、ピッチ e = 0.40 mm、合計 69 パッドで構成されています（中央放熱パッド EPAD 6.20 × 6.20 mm、IPC-7525 60% 開口ペーストマスク付き）。

CH32V317WCU6 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH32V317WCU6 (WCH, QFN-68(8x8)mm) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (69 ピン) & CH32V208 / CH32V305 / CH32V307 シリーズバリエーション静的テーブルを開く

ピン番号 (Pin #)	信号名 (Signal Name)	電気種別 (Type)	機能説明 & 回路設計上の注意
1	VBAT	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 5.5V) です。
2	PC13/TAMPER-RTC	Digital_IO	信号端子 PC13/TAMPER-RTC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC13/TAMPER-RTC。対応バス/インターフェース: RTC/CLK。
3	PC14/OSC32IN	Digital_IO	信号端子 PC14/OSC32IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC14/OSC32IN。対応バス/インターフェース: RTC/CLK。
4	PC15/OSC32OUT	Digital_IO	信号端子 PC15/OSC32OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC15/OSC32OUT。対応バス/インターフェース: RTC/CLK。
5	OSC_IN/PD0	Digital_IO	信号端子 OSC_IN/PD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OSC_IN/PD0。対応バス/インターフェース: RTC/CLK。
6	OSC_OUT/PD1	Digital_IO	信号端子 OSC_OUT/PD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OSC_OUT/PD1。対応バス/インターフェース: RTC/CLK。
7	NRST	Digital_IO	ローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
8	PC0/ADC10	Analog	信号端子 PC0/ADC10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC0/ADC10。対応バス/インターフェース: ADC。
9	PC1/ADC11	Analog	信号端子 PC1/ADC11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC1/ADC11。対応バス/インターフェース: ADC。
10	PC2/ADC12	Analog	信号端子 PC2/ADC12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC2/ADC12。対応バス/インターフェース: ADC。
11	PC3/ADC13	Analog	信号端子 PC3/ADC13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC3/ADC13。対応バス/インターフェース: ADC。
12	VSSA	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSA) です。
13	VDDA	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 5.5V) です。
14	PA0/WKUP/ADC0	Analog	信号端子 PA0/WKUP/ADC0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0/WKUP/ADC0。対応バス/インターフェース: ADC。
15	PA1/ADC1	Analog	信号端子 PA1/ADC1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA1/ADC1。対応バス/インターフェース: ADC。
16	PA2/ADC2	Analog	信号端子 PA2/ADC2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA2/ADC2。対応バス/インターフェース: ADC。
17	PA3/ADC3	Analog	信号端子 PA3/ADC3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA3/ADC3。対応バス/インターフェース: ADC。
18	VIO_4	Digital_IO	信号端子 VIO_4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VIO_4。対応バス/インターフェース: General。
19	PA4/ADC4/DAC0	Analog	信号端子 PA4/ADC4/DAC0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA4/ADC4/DAC0。対応バス/インターフェース: ADC, DAC。
20	PA5/ADC5/DAC1	Analog	信号端子 PA5/ADC5/DAC1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA5/ADC5/DAC1。対応バス/インターフェース: ADC, DAC。
21	PA6/ADC6	Analog	信号端子 PA6/ADC6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA6/ADC6。対応バス/インターフェース: ADC。
22	PA7/ADC7	Analog	信号端子 PA7/ADC7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7/ADC7。対応バス/インターフェース: ADC。
23	PC4/ADC14	Analog	信号端子 PC4/ADC14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC4/ADC14。対応バス/インターフェース: ADC。
24	PC5/ADC15	Analog	信号端子 PC5/ADC15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC5/ADC15。対応バス/インターフェース: ADC。
25	PB0/ADC8	Analog	信号端子 PB0/ADC8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB0/ADC8。対応バス/インターフェース: ADC。
26	PB1/ADC9	Analog	信号端子 PB1/ADC9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB1/ADC9。対応バス/インターフェース: ADC。
27	PB2/BOOT1	Digital_IO	信号端子 PB2/BOOT1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB2/BOOT1。対応バス/インターフェース: General。
28	LED0	Digital_IO	信号端子 LED0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LED0。対応バス/インターフェース: General。
29	LED1	Digital_IO	信号端子 LED1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LED1。対応バス/インターフェース: General。
30	VDDK	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDK、最大定格: 5.5V) です。
31	MDITP	Digital_IO	信号端子 MDITP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDITP。対応バス/インターフェース: General。
32	MDITN	Digital_IO	信号端子 MDITN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDITN。対応バス/インターフェース: General。
33	MDIRP	Digital_IO	信号端子 MDIRP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDIRP。対応バス/インターフェース: General。
34	MDIRN	Digital_IO	信号端子 MDIRN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDIRN。対応バス/インターフェース: General。
35	VDD_ETH	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_ETH、最大定格: 5.5V) です。
36	VIO_1	Digital_IO	信号端子 VIO_1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VIO_1。対応バス/インターフェース: General。
37	PB12	Digital_IO	信号端子 PB12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB12。対応バス/インターフェース: General。
38	PB13	Digital_IO	信号端子 PB13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB13。対応バス/インターフェース: General。
39	PB14	Digital_IO	信号端子 PB14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB14。対応バス/インターフェース: General。
40	PB15	Digital_IO	信号端子 PB15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB15。対応バス/インターフェース: General。
41	PB11/PD14	Digital_IO	信号端子 PB11/PD14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB11/PD14。対応バス/インターフェース: General。
42	PB10/PD15	Digital_IO	信号端子 PB10/PD15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB10/PD15。対応バス/インターフェース: General。
43	PA8	Digital_IO	信号端子 PA8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA8。対応バス/インターフェース: General。
44	PA9	Digital_IO	信号端子 PA9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA9。対応バス/インターフェース: General。
45	PA10	Digital_IO	信号端子 PA10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA10。対応バス/インターフェース: General。
46	PA11/USB1DM	Digital_IO	信号端子 PA11/USB1DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA11/USB1DM。対応バス/インターフェース: USB。
47	PA12/USB1DP	Digital_IO	信号端子 PA12/USB1DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA12/USB1DP。対応バス/インターフェース: USB。
48	PA13/SWDIO	Digital_IO	信号端子 PA13/SWDIO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA13/SWDIO。対応バス/インターフェース: SWD/JTAG。
49	VSS_2	GND	パッケージ底面の露出放熱パッド (VSS_2)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
50	VDD_2	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_2、最大定格: 5.5V) です。
51	VIO_2	Digital_IO	信号端子 VIO_2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VIO_2。対応バス/インターフェース: General。
52	PA14/SWCLK	Digital_IO	信号端子 PA14/SWCLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA14/SWCLK。対応バス/インターフェース: SWD/JTAG。
53	PA15	Digital_IO	信号端子 PA15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA15。対応バス/インターフェース: General。
54	PC10	Digital_IO	信号端子 PC10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC10。対応バス/インターフェース: General。
55	PC11	Digital_IO	信号端子 PC11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC11。対応バス/インターフェース: General。
56	PC12	Digital_IO	信号端子 PC12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC12。対応バス/インターフェース: General。
57	PD2	Digital_IO	信号端子 PD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD2。対応バス/インターフェース: General。
58	PB3	Digital_IO	信号端子 PB3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
59	PB4	Digital_IO	信号端子 PB4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
60	PB5	Digital_IO	信号端子 PB5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
61	PB6/USB2DM	Digital_IO	信号端子 PB6/USB2DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB6/USB2DM。対応バス/インターフェース: USB。
62	PB7/USB2DP	Digital_IO	信号端子 PB7/USB2DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB7/USB2DP。対応バス/インターフェース: USB。
63	BOOT0	Digital_IO	信号端子 BOOT0（方向: I、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: BOOT0。対応バス/インターフェース: General。
64	PB8	Digital_IO	信号端子 PB8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB8。対応バス/インターフェース: General。

4D Studio: CH32V317WCU6 Permalink: /part/C49188393 WCH QFN-68(8x8)mm すべてのパッケージすべてのメーカー

CH32V317WCU6

同期ピン配置 (Symbol / 2D / 3D) (69/69)

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 8 抽出図面)

電気仕様 & 部品詳細スペック (CH32V317WCU6)

5点工業規格検証

実機検証 & コミュニティ技術レビュー