ChipDocs.org
⌘K
2284 LINH KIỆNNạp PDF
CH572D (QFN-20-EP(3x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH572D

WCHID: C46597863QFN-20-EP(3x3) · 21 chân · Pitch 0.50mmDISCREPANCY REVIEW REQUIRED5.0 (0)
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
1. SYMBOL
U1 · CH572D (QFN-20-EP(3x3))1VDD332PA03PA14PA75ANT6XI7GND8V59PA910PA811PA021ep20PA219NC18PA11/R7/T617PA10/R6/T716PA715PA614PA513PA412PA1Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.220.315.210.25.10-5.1-10.2-15.2-20.3mm
2. FOOTPRINT 2D
123456789101112131415161718192021E=3.00mm · Pitch e=0.50mmD=3.00mm-4-3-2-10123443210-1-2-3-4mm
3. MÔ HÌNH 3D
Kích thước vỏ: 3.00mm × 3.00mm · Pitch: 0.50mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (21/21)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (VI)
1VDD33PowerChân cấp nguồn dương (VDD33 — 3.3V / 5.0V Standard Logic)
2PA0I/OChân Đa năng Vào/Ra & Ngoại vi PA0 (UART, I2C, SWD/JTAG)
3PA1I/OChân Đa năng Vào/Ra & Ngoại vi PA1 (UART, I2C, SWD/JTAG)
4PA7I/OChân Đa năng Vào/Ra & Ngoại vi PA7 (UART, SPI, PWM)
5ANTI/OChân Đa năng Vào/Ra & Ngoại vi ANT (General)
6XII/OChân Đa năng Vào/Ra & Ngoại vi XI (RTC/CLK)
7GNDGNDChân Mass Tham chiếu (GND)
8V5I/OChân Đa năng Vào/Ra & Ngoại vi V5 (General)
9PA9I/OChân Đa năng Vào/Ra & Ngoại vi PA9 (UART, I2C)
10PA8I/OChân Đa năng Vào/Ra & Ngoại vi PA8 (UART, I2C, PWM)
11PA0I/OChân Đa năng Vào/Ra & Ngoại vi PA0 (UART, SWD/JTAG)
12PA1I/OChân Đa năng Vào/Ra & Ngoại vi PA1 (UART, I2C, SWD/JTAG)
13PA4I/OChân Đa năng Vào/Ra & Ngoại vi PA4 (PWM)
14PA5I/OChân Đa năng Vào/Ra & Ngoại vi PA5 (SPI, I2C)
15PA6I/OChân Đa năng Vào/Ra & Ngoại vi PA6 (UART, SPI, I2C)
16PA7I/OChân Đa năng Vào/Ra & Ngoại vi PA7 (UART, SPI, PWM)
17PA10/R6/T7I/OChân Đa năng Vào/Ra & Ngoại vi PA10/R6/T7 (General)
18PA11/R7/T6I/OChân Đa năng Vào/Ra & Ngoại vi PA11/R7/T6 (General)
19NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
20PA2I/OChân Đa năng Vào/Ra & Ngoại vi PA2 (UART, I2C)
21epGNDĐế Tản nhiệt & Mass Trung tâm (ep)
PIN 1 VDD33
Power
Chân cấp nguồn dương (VDD33 — 3.3V / 5.0V Standard Logic)
Lưu ý thiết kế: 如果是单 一3 .3V电源供电 ，则VDD33引脚输入额定3 .3V 电源 V5引脚悬空或与VDD33引脚短接 ， 。
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z

Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 6 Hình Trích xuất)

Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình
Mở PDF Cửa sổ Riêng ↗Đọc PDF Datasheet (.pdf)
PDF VIEWERTài liệu Datasheet Chính hãng: CH572D (WCH · QFN-20-EP(3x3))
Cuộn trang, tìm kiếm từ khóa (Ctrl+F) hoặc phóng to trực tiếp trong khung PDF bên dưới
1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
CH572D (QFN-20-EP(3x3)) - 1. Ảnh 3D Thân Vỏ Thực tế
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
CH572D (QFN-20-EP(3x3)) - 2. Sơ đồ Chân Chuẩn (Top View)
Đúng kiểu vỏ chuẩn (21 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
CH572D (QFN-20-EP(3x3)) - 3. Sơ đồ Chân PDF Gốc (Nguyên bản)
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
CH572D (QFN-20-EP(3x3)) - 4. Bản vẽ Kích thước Vỏ (D×E×A)
QFN-20-EP(3x3) · 3.00×3.00mm · Pitch 0.50mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
CH572D (QFN-20-EP(3x3)) - 5. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (21 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
CH572D (QFN-20-EP(3x3)) - 6. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (6 hình · Trang 1/1)
Hiển thị hình 1–6 trên 6 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip CH570 / CH572
P1 · p01_fig01247×133px
CH572D (QFN-20-EP(3x3)) — 概述
概述
P3 · p03_fig011459×1448px
CH572D (QFN-20-EP(3x3)) — CH572R
CH572R
P3 · p03_fig02893×576px
CH572D (QFN-20-EP(3x3)) — V1.0 1
V1.0 1
P4 · p04_fig011266×490px
CH572D (QFN-20-EP(3x3)) — CH572/CH570 数据手册 https://wch.cn
CH572/CH570 数据手册 https://wch.cn
P4 · p04_fig021462×1943px
CH572D (QFN-20-EP(3x3)) — V1.0 2
V1.0 2
P4 · p04_fig01P4
CH572D (QFN-20-EP(3x3)) — Datasheet Page 4 (p04_fig01)
Datasheet Page 4 (p04_fig01)

Thông số Kỹ thuật & Chi tiết Linh kiện (CH572D)

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)
Linh kiện Điện tử & Kết nối Tiêu chuẩn
Mô tả chi tiết:CH572D (QFN-20-EP(3x3)) là linh kiện điện tử & kết nối tiêu chuẩn 21 chân, kích thước bao hình cơ khí 3.00 × 3.00 × 0.85 mm (bước chân e = 0.40 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ -40°C ~ +85°C (Industrial Grade), tích hợp giao thức Bluetooth / BLE, USB, SPI, I2C, PWM, RTC/CLK, SWD/JTAG, UART.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C ~ +85°C (Industrial Grade)
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
16MHz
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
3.00 × 3.00 × 0.85 mm (A1=0.03 mm)
Họ đóng gói: QFN (QFN-20-EP(3x3))
Số lượng chân & Bước chânN / e
20 Pins | Pitch e = 0.40 mm (15.7 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
Bluetooth / BLE, USB, SPI, I2C, PWM, RTC/CLK, SWD/JTAG, UART
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
IEEE-315 Symbol21 chân phân nhóm tự động
OK
IPC-7351B Land Pattern21 pads · Pitch 0.50mm
OK
IPC-7525 Kem hàn 60%EPAD 1.70×1.70mm chia cửa sổ
OK
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet
5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (QFN-20-EP(3x3))

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
3.00 × 3.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=0.85mm · e=0.50mm
Kích thước Pad (W × L)Level B
0.28 × 0.80 mm
Số chân / Tổng số PadTopology
21P / 21Pad (QUAD_ROW)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
N/A
BOM
Theo mạch ứng dụng
QFN-20-EP(3x3)
Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221.

Câu hỏi Kỹ thuật Thường gặp (FAQ) — CH572D (QFN-20-EP(3x3))

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của CH572D (QFN-20-EP(3x3)) như thế nào?

Linh kiện CH572D do WCH sản xuất đóng gói kiểu QFN-20-EP(3x3) gồm 21 chân với bước chân (pitch) 0.50 mm. Các chân tiêu biểu gồm: 1 (VDD33: Chân cấp nguồn dương (VDD33 — 3.3V / 5.0V Standard Logic)), 2 (PA0: Chân Đa năng Vào/Ra & Ngoại vi PA0 (UART, I2C, SWD/JTAG)), 3 (PA1: Chân Đa năng Vào/Ra & Ngoại vi PA1 (UART, I2C, SWD/JTAG)), 4 (PA7: Chân Đa năng Vào/Ra & Ngoại vi PA7 (UART, SPI, PWM)), 5 (ANT: Chân Đa năng Vào/Ra & Ngoại vi ANT (General)), 6 (XI: Chân Đa năng Vào/Ra & Ngoại vi XI (RTC/CLK)).

Kích thước Footprint chuẩn IPC-7351B của CH572D là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ CH572D (QFN-20-EP(3x3)) có kích thước danh định 3.00 × 3.00 mm, bước chân e = 0.50 mm, tổng số 21 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 1.70 × 1.70 mm chia lưới kem hàn 60% theo IPC-7525.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho CH572D ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của CH572D (WCH, QFN-20-EP(3x3)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).

Phụ lục Tra cứu Tĩnh: Bảng Pinout (21 chân) & Liên kết Biến thể Họ CH570 / CH572Mở rộng bảng tĩnh
Số Chân (Pin #)Tên Tín hiệu (Signal Name)Loại Điện học (Type)Mô tả Chức năng & Lưu ý Thiết kế Mạch
1VDD33Power_InChân cấp nguồn dương (VDD33) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
2PA0Digital_IOChân tín hiệu PA0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA0. Giao thức hỗ trợ: UART, I2C, SWD/JTAG.
3PA1Digital_IOChân tín hiệu PA1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA1. Giao thức hỗ trợ: UART, I2C, SWD/JTAG.
4PA7Digital_IOChân tín hiệu PA7 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA7. Giao thức hỗ trợ: UART, SPI, PWM.
5ANTRF_50OhmChân tín hiệu ANT (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): ANT. Giao thức hỗ trợ: General.
6XIDigital_IOChân tín hiệu XI (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): XI. Giao thức hỗ trợ: RTC/CLK.
7GNDGNDChân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
8V5Digital_IOChân tín hiệu V5 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): V5. Giao thức hỗ trợ: General.
9PA9Digital_IOChân tín hiệu PA9 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA9. Giao thức hỗ trợ: UART, I2C.
10PA8Digital_IOChân tín hiệu PA8 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA8. Giao thức hỗ trợ: UART, I2C, PWM.
11PA0Digital_IOChân tín hiệu PA0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA0. Giao thức hỗ trợ: UART, SWD/JTAG.
12PA1Digital_IOChân tín hiệu PA1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA1. Giao thức hỗ trợ: UART, I2C, SWD/JTAG.
13PA4Digital_IOChân tín hiệu PA4 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA4. Giao thức hỗ trợ: PWM.
14PA5Digital_IOChân tín hiệu PA5 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA5. Giao thức hỗ trợ: SPI, I2C.
15PA6Digital_IOChân tín hiệu PA6 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA6. Giao thức hỗ trợ: UART, SPI, I2C.
16PA7Digital_IOChân tín hiệu PA7 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA7. Giao thức hỗ trợ: UART, SPI, PWM.
17PA10/R6/T7Digital_IOChân tín hiệu PA10/R6/T7 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA10/R6/T7. Giao thức hỗ trợ: General.
18PA11/R7/T6Digital_IOChân tín hiệu PA11/R7/T6 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA11/R7/T6. Giao thức hỗ trợ: General.
19NCNCChân tín hiệu NC (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
20PA2Digital_IOChân tín hiệu PA2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): PA2. Giao thức hỗ trợ: UART, I2C.
21epGNDĐế đồng lộ thiên dưới bụng IC (ep) đóng vai trò thoát nhiệt chính từ khuôn silicon xuống bảng mạch và làm điểm tham chiếu Mass (0V) nhiễu thấp.
Khám pháLinh kiệnKiểu vỏHãng SXNạp PDF