ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH572D (QFN-20-EP(3x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH572D

WCHID: C46597863QFN-20-EP(3x3) · 21 Pins · Pitch 0.50mmDISCREPANCY REVIEW REQUIRED5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH572D (QFN-20-EP(3x3))1VDD332PA03PA14PA75ANT6XI7GND8V59PA910PA811PA021ep20PA219NC18PA11/R7/T617PA10/R6/T716PA715PA614PA513PA412PA1Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.220.315.210.25.10-5.1-10.2-15.2-20.3mm
2. 2D-FOOTPRINT
123456789101112131415161718192021E=3.00mm · Pitch e=0.50mmD=3.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 3.00mm × 3.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (21/21)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1VDD33PowerVersorgungsspannungseingang (VDD33 — 3.3V / 5.0V Standard Logic)
2PA0I/OMultiplex-I/O- & Peripherie-Pin PA0 (UART, I2C, SWD/JTAG)
3PA1I/OMultiplex-I/O- & Peripherie-Pin PA1 (UART, I2C, SWD/JTAG)
4PA7I/OMultiplex-I/O- & Peripherie-Pin PA7 (UART, SPI, PWM)
5ANTI/OMultiplex-I/O- & Peripherie-Pin ANT (General)
6XII/OMultiplex-I/O- & Peripherie-Pin XI (RTC/CLK)
7GNDGNDMasseanschluss (GND)
8V5I/OMultiplex-I/O- & Peripherie-Pin V5 (General)
9PA9I/OMultiplex-I/O- & Peripherie-Pin PA9 (UART, I2C)
10PA8I/OMultiplex-I/O- & Peripherie-Pin PA8 (UART, I2C, PWM)
11PA0I/OMultiplex-I/O- & Peripherie-Pin PA0 (UART, SWD/JTAG)
12PA1I/OMultiplex-I/O- & Peripherie-Pin PA1 (UART, I2C, SWD/JTAG)
13PA4I/OMultiplex-I/O- & Peripherie-Pin PA4 (PWM)
14PA5I/OMultiplex-I/O- & Peripherie-Pin PA5 (SPI, I2C)
15PA6I/OMultiplex-I/O- & Peripherie-Pin PA6 (UART, SPI, I2C)
16PA7I/OMultiplex-I/O- & Peripherie-Pin PA7 (UART, SPI, PWM)
17PA10/R6/T7I/OMultiplex-I/O- & Peripherie-Pin PA10/R6/T7 (General)
18PA11/R7/T6I/OMultiplex-I/O- & Peripherie-Pin PA11/R7/T6 (General)
19NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
20PA2I/OMultiplex-I/O- & Peripherie-Pin PA2 (UART, I2C)
21epGNDFreiliegendes Thermal- & Masse-Pad (ep)
PIN 1 VDD33
Power
Versorgungsspannungseingang (VDD33 — 3.3V / 5.0V Standard Logic)
Designhinweis: 如果是单 一3 .3V电源供电 ，则VDD33引脚输入额定3 .3V 电源 V5引脚悬空或与VDD33引脚短接 ， 。
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 6 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH572D (WCH · QFN-20-EP(3x3))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH572D (QFN-20-EP(3x3)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH572D (QFN-20-EP(3x3)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (21 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH572D (QFN-20-EP(3x3)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH572D (QFN-20-EP(3x3)) - 4. Gehäuseabmessungen (D×E×A)
QFN-20-EP(3x3) · 3.00×3.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH572D (QFN-20-EP(3x3)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (21 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH572D (QFN-20-EP(3x3)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (6 Abb. · Seite 1/1)
Zeige 1–6 von 6 unbeschnittenen Originalzeichnungen für CH570 / CH572
P1 · p01_fig01247×133px
CH572D (QFN-20-EP(3x3)) — 概述
概述
P3 · p03_fig011459×1448px
CH572D (QFN-20-EP(3x3)) — CH572R
CH572R
P3 · p03_fig02893×576px
CH572D (QFN-20-EP(3x3)) — V1.0 1
V1.0 1
P4 · p04_fig011266×490px
CH572D (QFN-20-EP(3x3)) — CH572/CH570 数据手册 https://wch.cn
CH572/CH570 数据手册 https://wch.cn
P4 · p04_fig021462×1943px
CH572D (QFN-20-EP(3x3)) — V1.0 2
V1.0 2
P4 · p04_fig01P4
CH572D (QFN-20-EP(3x3)) — Datasheet Page 4 (p04_fig01)
Datasheet Page 4 (p04_fig01)

Elektrische Spezifikationen & Bauteildetails (CH572D)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH572D (QFN-20-EP(3x3)) ist ein 20-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 3.00 × 3.00 × 0.85 mm (Pin-Raster e = 0.40 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Bluetooth / BLE, USB, SPI, I2C, PWM, RTC/CLK, SWD/JTAG, UART Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
16MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
3.00 × 3.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-20-EP(3x3))
Pinanzahl & RastermaßN / e
20 Pins | Pitch e = 0.40 mm (15.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Bluetooth / BLE, USB, SPI, I2C, PWM, RTC/CLK, SWD/JTAG, UART
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol21 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint21 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 1.70×1.70mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-20-EP(3x3))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
3.00 × 3.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
21P / 21Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-20-EP(3x3)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH572D (QFN-20-EP(3x3))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH572D (QFN-20-EP(3x3))?

Das Bauteil CH572D von WCH im QFN-20-EP(3x3)-Gehäuse besitzt 21 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (VDD33: Versorgungsspannungseingang (VDD33 — 3.3V / 5.0V Standard Logic)), 2 (PA0: Multiplex-I/O- & Peripherie-Pin PA0 (UART, I2C, SWD/JTAG)), 3 (PA1: Multiplex-I/O- & Peripherie-Pin PA1 (UART, I2C, SWD/JTAG)), 4 (PA7: Multiplex-I/O- & Peripherie-Pin PA7 (UART, SPI, PWM)), 5 (ANT: Multiplex-I/O- & Peripherie-Pin ANT (General)), 6 (XI: Multiplex-I/O- & Peripherie-Pin XI (RTC/CLK)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH572D?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH572D (QFN-20-EP(3x3)) 3.00 × 3.00 mm bei einem Pitch e = 0.50 mm und 21 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.70 × 1.70 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH572D heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH572D (WCH, QFN-20-EP(3x3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (21 Pins) & CH570 / CH572 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1VDD33Power_InPositiver Versorgungseingang (VDD33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
2PA0Digital_IOSignalanschluss PA0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA0. Unterstützte Bus-Schnittstellen: UART, I2C, SWD/JTAG.
3PA1Digital_IOSignalanschluss PA1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA1. Unterstützte Bus-Schnittstellen: UART, I2C, SWD/JTAG.
4PA7Digital_IOSignalanschluss PA7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA7. Unterstützte Bus-Schnittstellen: UART, SPI, PWM.
5ANTRF_50OhmSignalanschluss ANT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ANT. Unterstützte Bus-Schnittstellen: General.
6XIDigital_IOSignalanschluss XI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XI. Unterstützte Bus-Schnittstellen: RTC/CLK.
7GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
8V5Digital_IOSignalanschluss V5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: V5. Unterstützte Bus-Schnittstellen: General.
9PA9Digital_IOSignalanschluss PA9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA9. Unterstützte Bus-Schnittstellen: UART, I2C.
10PA8Digital_IOSignalanschluss PA8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA8. Unterstützte Bus-Schnittstellen: UART, I2C, PWM.
11PA0Digital_IOSignalanschluss PA0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA0. Unterstützte Bus-Schnittstellen: UART, SWD/JTAG.
12PA1Digital_IOSignalanschluss PA1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA1. Unterstützte Bus-Schnittstellen: UART, I2C, SWD/JTAG.
13PA4Digital_IOSignalanschluss PA4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA4. Unterstützte Bus-Schnittstellen: PWM.
14PA5Digital_IOSignalanschluss PA5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA5. Unterstützte Bus-Schnittstellen: SPI, I2C.
15PA6Digital_IOSignalanschluss PA6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA6. Unterstützte Bus-Schnittstellen: UART, SPI, I2C.
16PA7Digital_IOSignalanschluss PA7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA7. Unterstützte Bus-Schnittstellen: UART, SPI, PWM.
17PA10/R6/T7Digital_IOSignalanschluss PA10/R6/T7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA10/R6/T7. Unterstützte Bus-Schnittstellen: General.
18PA11/R7/T6Digital_IOSignalanschluss PA11/R7/T6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA11/R7/T6. Unterstützte Bus-Schnittstellen: General.
19NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
20PA2Digital_IOSignalanschluss PA2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA2. Unterstützte Bus-Schnittstellen: UART, I2C.
21epGNDFreiliegendes Boden-Wärmeleitpad (ep) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.
EntdeckenBauteileGehäuseHerstellerUpload