ChipDocs.org
⌘K
2284 부품PDF 업로드
CH132C (QFN-20-EP(2x2)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH132C

WCHID: C46061831QFN-20-EP(2x2) · 21 핀 · Pitch 0.32mmIPC TOLERANCE VARIATION5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · CH132C (QFN-20-EP(2x2))1VDDIO2GND3VDD334NXT5STP6DIR7CLK8XO9XI10D011D121GND20D+19D -18RESET#17D716D615D514D413D312D2Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.220.315.210.25.10-5.1-10.2-15.2-20.3mm
2. 2D 풋프린트
123456789101112131415161718192021E=2.00mm · Pitch e=0.32mmD=2.00mm-3-2-101233210-1-2-3mm
3. 3D CAD 모델
패키지 외형: 2.00mm × 2.00mm · 피치: 0.32mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (21/21)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1VDDIOPower전원 공급 입력 핀 (VDDIO — 3.3V / 5.0V Standard Logic)
2GNDGND접지 기준 핀 (GND)
3VDD33Power전원 공급 입력 핀 (VDD33 — 3.3V / 5.0V Standard Logic)
4NXTI/O다중화 I/O 및 주변장치 핀 NXT (General)
5STPI/O다중화 I/O 및 주변장치 핀 STP (General)
6DIRI/O다중화 I/O 및 주변장치 핀 DIR (General)
7CLKI/O다중화 I/O 및 주변장치 핀 CLK (General)
8XOI/O다중화 I/O 및 주변장치 핀 XO (RTC/CLK)
9XII/O다중화 I/O 및 주변장치 핀 XI (RTC/CLK)
10D0I/O다중화 I/O 및 주변장치 핀 D0 (General)
11D1I/O다중화 I/O 및 주변장치 핀 D1 (General)
12D2I/O다중화 I/O 및 주변장치 핀 D2 (General)
13D3I/O다중화 I/O 및 주변장치 핀 D3 (General)
14D4I/O다중화 I/O 및 주변장치 핀 D4 (General)
15D5I/O다중화 I/O 및 주변장치 핀 D5 (General)
16D6I/O다중화 I/O 및 주변장치 핀 D6 (General)
17D7I/O다중화 I/O 및 주변장치 핀 D7 (General)
18RESET#I시스템 활성화 및 하드웨어 리셋 (RESET#)
19D -I/O다중화 I/O 및 주변장치 핀 D - (General)
20D+I/O다중화 I/O 및 주변장치 핀 D+ (USB)
21GNDGND접지 기준 핀 (GND)
PIN 1 VDDIO
Power
전원 공급 입력 핀 (VDDIO — 3.3V / 5.0V Standard Logic)
설계 권장 사항: Primary positive power supply input (VDDIO) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 6 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: CH132C (WCH · QFN-20-EP(2x2))
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
CH132C (QFN-20-EP(2x2)) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
CH132C (QFN-20-EP(2x2)) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (21 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
CH132C (QFN-20-EP(2x2)) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
CH132C (QFN-20-EP(2x2)) - 4. 패키지 외형 치수 (D×E×A)
QFN-20-EP(2x2) · 2.00×2.00mm · 피치 0.32mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
CH132C (QFN-20-EP(2x2)) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (21 Pads)확대 ›
6. 응용 회로도SCHEMATIC
CH132C (QFN-20-EP(2x2)) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (6개 도면 · 1/1 페이지)
CH132 제품군의 원본 도면 6개 중 1–6번째 표시 중
P1 · p01_fig01309×165px
CH132C (QFN-20-EP(2x2)) — 概述
概述
P1 · p01_fig021750×1156px
CH132C (QFN-20-EP(2x2)) — - 12 Pin 的ULPI 接口，1.8V～3.3V IO 电平，60MHz 时钟
- 12 Pin 的ULPI 接口，1.8V～3.3V IO 电平，60MHz 时钟
P2 · p02_fig011538×2240px
CH132C (QFN-20-EP(2x2)) — 图1-1 引脚分布
图1-1 引脚分布
P18 · p18_fig011402×1534px
CH132C (QFN-20-EP(2x2)) — CH132 作为MCU 或FPGA 的USB PHY，需连接12 根信号线。RESET#引脚是可选连接，默认为悬空，
CH132 作为MCU 或FPGA 的USB PHY，需连接12 根信号线。RESET#引脚是可选连接，默认为悬空，
P18 · p18_fig01P18
CH132C (QFN-20-EP(2x2)) — Datasheet Page 18 (p18_fig01)
Datasheet Page 18 (p18_fig01)
P19 · p19_fig011729×1187px
CH132C (QFN-20-EP(2x2)) — 但C2 需要适当加大，例如10uF 并联0.1uF，并且VBUS 需加过压保护器件。
但C2 需要适当加大，例如10uF 并联0.1uF，并且VBUS 需加过压保护器件。

전기적 사양 & 상세 부품 사양 (CH132C)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:CH132C (QFN-20-EP(2x2)) 부품은 20핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 2.00 × 2.00 × 0.85 mm (핀 피치 e = 0.50 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 USB, RTC/CLK 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
60MHz
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
2.00 × 2.00 × 0.85 mm (A1=0.03 mm)
패키지 패밀리: QFN (QFN-20-EP(2x2))
핀 수 및 리드 피치N / e
20 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
USB, RTC/CLK
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼21 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트21 개 패드 · 피치 0.32mm
OK
IPC-7525 60% 솔더 페이스트 개구율EPAD 1.20×1.20mm 윈도우 그리드
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (QFN-20-EP(2x2))

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
2.00 × 2.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.85mm · e=0.32mm
패드 크기 (W × L)Level B
0.18 × 0.60 mm
핀 수 / 총 패드 수Topology
21P / 21Pad (QUAD_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
QFN-20-EP(2x2)
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — CH132C (QFN-20-EP(2x2))

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

CH132C (QFN-20-EP(2x2))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

WCH에서 제조한 CH132C(QFN-20-EP(2x2) 패키지)은 핀 피치 0.32 mm의 21핀 소자입니다. 주요 핀 구성: 1 (VDDIO: 전원 공급 입력 핀 (VDDIO — 3.3V / 5.0V Standard Logic)), 2 (GND: 접지 기준 핀 (GND)), 3 (VDD33: 전원 공급 입력 핀 (VDD33 — 3.3V / 5.0V Standard Logic)), 4 (NXT: 다중화 I/O 및 주변장치 핀 NXT (General)), 5 (STP: 다중화 I/O 및 주변장치 핀 STP (General)), 6 (DIR: 다중화 I/O 및 주변장치 핀 DIR (General)).

CH132C의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 CH132C(QFN-20-EP(2x2)) 본체 크기는 2.00 × 2.00 mm, 피치 e = 0.32 mm이며 총 21개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 1.20 × 1.20 mm, IPC-7525 60% 스텐실 창 적용).

CH132C용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 CH132C(WCH, QFN-20-EP(2x2))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (21 핀) 및 CH132 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1VDDIOPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDIO, 최대 정격: 5.5V)입니다.
2GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다.
3VDD33Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD33, 최대 정격: 5.5V)입니다.
4NXTDigital_IO신호 단자 NXT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NXT. 지원 버스 프로토콜: General.
5STPDigital_IO신호 단자 STP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): STP. 지원 버스 프로토콜: General.
6DIRDigital_IO신호 단자 DIR (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DIR. 지원 버스 프로토콜: General.
7CLKDigital_IO신호 단자 CLK (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CLK. 지원 버스 프로토콜: General.
8XODigital_IO신호 단자 XO (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XO. 지원 버스 프로토콜: RTC/CLK.
9XIDigital_IO신호 단자 XI (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XI. 지원 버스 프로토콜: RTC/CLK.
10D0Digital_IO신호 단자 D0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): D0. 지원 버스 프로토콜: General.
11D1Digital_IO신호 단자 D1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): D1. 지원 버스 프로토콜: General.
12D2Digital_IO신호 단자 D2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): D2. 지원 버스 프로토콜: General.
13D3Digital_IO신호 단자 D3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): D3. 지원 버스 프로토콜: General.
14D4Digital_IO신호 단자 D4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): D4. 지원 버스 프로토콜: General.
15D5Digital_IO신호 단자 D5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): D5. 지원 버스 프로토콜: General.
16D6Digital_IO신호 단자 D6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): D6. 지원 버스 프로토콜: General.
17D7Digital_IO신호 단자 D7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): D7. 지원 버스 프로토콜: General.
18RESET#Digital_IO로우 액티브 하드웨어 리셋 단자 (RESET#): Low로 당기면 코어 및 모든 주변장치가 초기화됩니다.
19D -Digital_IO신호 단자 D - (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): D -. 지원 버스 프로토콜: General.
20D+Digital_IO신호 단자 D+ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): D+. 지원 버스 프로토콜: USB.
21GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다.
탐색부품패키지제조사업로드