ChipDocs.org
⌘K
2284 部品PDFアップロード
CH368P (LQFP-100(14x14)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH368P

WCHID: C41416984LQFP-100(14x14) · 100 ピン · Pitch 0.50mmIPC TOLERANCE VARIATION5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH368P (LQFP-100(14x14))1RSTO2NC3NC4RSVD5WAKE#6PERST#7PERST#8VCC339GND10VCC1811PECKP12PECKN13VCC18A14GND15GND16RREF17GND18PERP19PERN20VCC18A21PETN22PETP23GND24NC25VCC3326VCC3327GND28SCL29SDA30SDX31SCS32INT#33D3134D3035D2936D2837GND38D2739D2640D2541D2442D2343D2244D2145D2046D1947D1848VCC1849GND50VCC33100WR#99RD#98ADDR97CS#96GND95A1594A1493A1392A1291A1190A1089A988A887VCC3386GND85A784A683A582A481A380A279A178A077GND76IOP_RD75IOP_WR74MEM_RD73MEM_WR72VCC3371GND70VCC1869D068D167D266D365D464D563D662D761GND60D0859D0958D1057D1156D1255D1354D1453D1552D1651D17Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.268.663.558.453.348.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3-53.3-58.4-63.5-68.6mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100E=14.00mm · Pitch e=0.50mmD=14.00mm-12-10-8-6-4-2024681012121086420-2-4-6-8-10-12mm
3. 3Dモデル
パッケージ外形: 14.00mm × 14.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (100/100)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1RSTOI/OマルチプレクスI/O・ペリフェラル端子 RSTO (General)
2NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
3NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
4RSVDI/OマルチプレクスI/O・ペリフェラル端子 RSVD (General)
5WAKE#I/OマルチプレクスI/O・ペリフェラル端子 WAKE# (General)
6PERST#I/OマルチプレクスI/O・ペリフェラル端子 PERST# (General)
7PERST#I/OマルチプレクスI/O・ペリフェラル端子 PERST# (General)
8VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
9GNDGNDグラウンド基準端子 (GND)
10VCC18Power電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
11PECKPI/OマルチプレクスI/O・ペリフェラル端子 PECKP (General)
12PECKNI/OマルチプレクスI/O・ペリフェラル端子 PECKN (General)
13VCC18APower電源供給入力 (VCC18A — 3.3V / 5.0V Standard Logic)
14GNDGNDグラウンド基準端子 (GND)
15GNDGNDグラウンド基準端子 (GND)
16RREFI/OマルチプレクスI/O・ペリフェラル端子 RREF (General)
17GNDGNDグラウンド基準端子 (GND)
18PERPI/OマルチプレクスI/O・ペリフェラル端子 PERP (General)
19PERNI/OマルチプレクスI/O・ペリフェラル端子 PERN (General)
20VCC18APower電源供給入力 (VCC18A — 3.3V / 5.0V Standard Logic)
21PETNI/OマルチプレクスI/O・ペリフェラル端子 PETN (General)
22PETPI/OマルチプレクスI/O・ペリフェラル端子 PETP (General)
23GNDGNDグラウンド基準端子 (GND)
24NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
25VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
26VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
27GNDGNDグラウンド基準端子 (GND)
28SCLI/OマルチプレクスI/O・ペリフェラル端子 SCL (SPI, I2C)
29SDAI/OマルチプレクスI/O・ペリフェラル端子 SDA (I2C)
30SDXI/OマルチプレクスI/O・ペリフェラル端子 SDX (SPI)
31SCSI/OマルチプレクスI/O・ペリフェラル端子 SCS (SPI)
32INT#I/OマルチプレクスI/O・ペリフェラル端子 INT# (General)
33D31I/OマルチプレクスI/O・ペリフェラル端子 D31 (General)
34D30I/OマルチプレクスI/O・ペリフェラル端子 D30 (General)
35D29I/OマルチプレクスI/O・ペリフェラル端子 D29 (General)
36D28I/OマルチプレクスI/O・ペリフェラル端子 D28 (General)
37GNDGNDグラウンド基準端子 (GND)
38D27I/OマルチプレクスI/O・ペリフェラル端子 D27 (General)
39D26I/OマルチプレクスI/O・ペリフェラル端子 D26 (General)
40D25I/OマルチプレクスI/O・ペリフェラル端子 D25 (General)
41D24I/OマルチプレクスI/O・ペリフェラル端子 D24 (General)
42D23I/OマルチプレクスI/O・ペリフェラル端子 D23 (General)
43D22I/OマルチプレクスI/O・ペリフェラル端子 D22 (General)
44D21I/OマルチプレクスI/O・ペリフェラル端子 D21 (General)
45D20I/OマルチプレクスI/O・ペリフェラル端子 D20 (General)
46D19I/OマルチプレクスI/O・ペリフェラル端子 D19 (General)
47D18I/OマルチプレクスI/O・ペリフェラル端子 D18 (General)
48VCC18Power電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
49GNDGND露出サーマルパッド・グラウンド (GND)
50VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
51D17I/OマルチプレクスI/O・ペリフェラル端子 D17 (General)
52D16I/OマルチプレクスI/O・ペリフェラル端子 D16 (General)
53D15I/OマルチプレクスI/O・ペリフェラル端子 D15 (General)
54D14I/OマルチプレクスI/O・ペリフェラル端子 D14 (General)
55D13I/OマルチプレクスI/O・ペリフェラル端子 D13 (General)
56D12I/OマルチプレクスI/O・ペリフェラル端子 D12 (General)
57D11I/OマルチプレクスI/O・ペリフェラル端子 D11 (General)
58D10I/OマルチプレクスI/O・ペリフェラル端子 D10 (General)
59D09I/OマルチプレクスI/O・ペリフェラル端子 D09 (General)
60D08I/OマルチプレクスI/O・ペリフェラル端子 D08 (General)
61GNDGNDグラウンド基準端子 (GND)
62D7I/OマルチプレクスI/O・ペリフェラル端子 D7 (General)
63D6I/OマルチプレクスI/O・ペリフェラル端子 D6 (General)
64D5I/OマルチプレクスI/O・ペリフェラル端子 D5 (General)
65D4I/OマルチプレクスI/O・ペリフェラル端子 D4 (General)
66D3I/OマルチプレクスI/O・ペリフェラル端子 D3 (General)
67D2I/OマルチプレクスI/O・ペリフェラル端子 D2 (General)
68D1I/OマルチプレクスI/O・ペリフェラル端子 D1 (General)
69D0I/OマルチプレクスI/O・ペリフェラル端子 D0 (General)
70VCC18Power電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
71GNDGNDグラウンド基準端子 (GND)
72VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
73MEM_WRI/OマルチプレクスI/O・ペリフェラル端子 MEM_WR (General)
74MEM_RDI/OマルチプレクスI/O・ペリフェラル端子 MEM_RD (General)
75IOP_WRI/OマルチプレクスI/O・ペリフェラル端子 IOP_WR (General)
76IOP_RDI/OマルチプレクスI/O・ペリフェラル端子 IOP_RD (General)
77GNDGNDグラウンド基準端子 (GND)
78A0I/OマルチプレクスI/O・ペリフェラル端子 A0 (General)
79A1I/OマルチプレクスI/O・ペリフェラル端子 A1 (General)
80A2I/OマルチプレクスI/O・ペリフェラル端子 A2 (General)
81A3I/OマルチプレクスI/O・ペリフェラル端子 A3 (General)
82A4I/OマルチプレクスI/O・ペリフェラル端子 A4 (General)
83A5I/OマルチプレクスI/O・ペリフェラル端子 A5 (General)
84A6I/OマルチプレクスI/O・ペリフェラル端子 A6 (General)
85A7I/OマルチプレクスI/O・ペリフェラル端子 A7 (General)
86GNDGNDグラウンド基準端子 (GND)
87VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
88A8I/OマルチプレクスI/O・ペリフェラル端子 A8 (General)
89A9I/OマルチプレクスI/O・ペリフェラル端子 A9 (General)
90A10I/OマルチプレクスI/O・ペリフェラル端子 A10 (General)
91A11I/OマルチプレクスI/O・ペリフェラル端子 A11 (General)
92A12I/OマルチプレクスI/O・ペリフェラル端子 A12 (General)
93A13I/OマルチプレクスI/O・ペリフェラル端子 A13 (General)
94A14I/OマルチプレクスI/O・ペリフェラル端子 A14 (General)
95A15I/OマルチプレクスI/O・ペリフェラル端子 A15 (General)
96GNDGNDグラウンド基準端子 (GND)
97CS#I/OマルチプレクスI/O・ペリフェラル端子 CS# (General)
98ADDRI/OマルチプレクスI/O・ペリフェラル端子 ADDR (SPI)
99RD#I/OマルチプレクスI/O・ペリフェラル端子 RD# (General)
100WR#I/OマルチプレクスI/O・ペリフェラル端子 WR# (General)
PIN 1 RSTO
I/O
マルチプレクスI/O・ペリフェラル端子 RSTO (General)
設計上の注意点: 低电平有效的复位输出 通用输出 ，
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 6 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH368P (WCH · LQFP-100(14x14))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH368P (LQFP-100(14x14)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH368P (LQFP-100(14x14)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (100ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH368P (LQFP-100(14x14)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH368P (LQFP-100(14x14)) - 4. パッケージ外形寸法図 (D×E×A)
LQFP-100(14x14) · 14.00×14.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH368P (LQFP-100(14x14)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (100 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH368P (LQFP-100(14x14)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (6 点 · 1/1 ページ)
CH368 シリーズの切り抜きなし原本図面 6 点中 1–6 点目を表示
P2 · p02_fig01パッケージ完全一致
CH368P (LQFP-100(14x14)) — 3、封装
3、封装
P1 · p01_fig011550×1332px
CH368P (LQFP-100(14x14)) — 2、特点 | SPI/IIC | ADDR | WR# CS# | RD# | INT# | MEM_WR MEM_RD IOP_WR IOP_RD | D[31-0] | A[15-0] PCIE 信号 | CH368 接口芯片 | PCIE 总线 | RSTO | 配置接口 辅助接口 | CPU MCU 单片机 | 本地 32 位 被动 并行 接口 | 本地 32 位 或8 位 | 主动 并行 总线
2、特点 | SPI/IIC | ADDR | WR# CS# | RD# | INT# | MEM_WR MEM_RD IOP_WR IOP_RD | D[31-0] | A[15-0] PCIE 信号 | CH368 接口芯片 | PCIE 总线 | RSTO | 配置接口 辅助接口 | CPU MCU 单片机 | 本地 32 位 被动 并行 接口 | 本地 32 位 或8 位 | 主动 并行 总线
P2 · p02_fig01P2
CH368P (LQFP-100(14x14)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P11 · p11_fig011544×971px
CH368P (LQFP-100(14x14)) — eTDSs ss TDHS sp Tiss TIHs oureur | bata T TAPUT a, at eH WR ay TENS> BE aie RD —. TENS> “ureur — OK] aver TD ‘Surect — K__| acer [OD KTASHK TEN > TAH TAS? TEN > TAH Pe TE RY i RTE RY FF SCS SS ae a Kk TSS>|<-TCH-> [K-TCL-> kK TSH? KTNS> sc
eTDSs ss TDHS sp Tiss TIHs oureur | bata T TAPUT a, at eH WR ay TENS> BE aie RD —. TENS> “ureur — OK] aver TD ‘Surect — K__| acer [OD KTASHK TEN > TAH TAS? TEN > TAH Pe TE RY i RTE RY FF SCS SS ae a Kk TSS>|<-TCH-> [K-TCL-> kK TSH? KTNS> sc
P12 · p12_fig011626×2127px
CH368P (LQFP-100(14x14)) — 8.2. 连接配置芯片（下图）
8.2. 连接配置芯片（下图）
P13 · p13_fig01526×223px
CH368P (LQFP-100(14x14)) — CH368 支持外部EEPROM 配置芯片24CXX，用于提供VID/DID 等PCIE 板卡的识别信息。
CH368 支持外部EEPROM 配置芯片24CXX，用于提供VID/DID 等PCIE 板卡的识别信息。

電気仕様 & 部品詳細スペック (CH368P)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH368P (LQFP-100(14x14)) は 100 ピンの標準電子部品・コネクタで、パッケージ外形は 14.00 × 14.00 × 1.60 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、SPI, I2C インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
105 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
14.00 × 14.00 × 1.60 mm (A1=0.10 mm)
パッケージ系列: LQFP (LQFP-100(14x14))
ピン数・リードピッチN / e
100 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
SPI, I2C
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル100 ピン自動バス分類
OK
IPC-7351B フットプリント100 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (LQFP-100(14x14))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
14.00 × 14.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.60mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 1.25 mm
ピン数 / 総パッド数Topology
100P / 100Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
LQFP-100(14x14)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH368P (LQFP-100(14x14))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH368P (LQFP-100(14x14)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH368P (LQFP-100(14x14) パッケージ) は全 100 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (RSTO: マルチプレクスI/O・ペリフェラル端子 RSTO (General)), 2 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 3 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 4 (RSVD: マルチプレクスI/O・ペリフェラル端子 RSVD (General)), 5 (WAKE#: マルチプレクスI/O・ペリフェラル端子 WAKE# (General)), 6 (PERST#: マルチプレクスI/O・ペリフェラル端子 PERST# (General))。

CH368P の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH368P (LQFP-100(14x14)) の本体外形は 14.00 × 14.00 mm、ピッチ e = 0.50 mm、合計 100 パッドで構成されています。

CH368P の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH368P (WCH, LQFP-100(14x14)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (100 ピン) & CH368 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1RSTODigital_IO信号端子 RSTO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RSTO。対応バス/インターフェース: General。
2NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
3NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
4RSVDNC信号端子 RSVD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RSVD。対応バス/インターフェース: General。
5WAKE#Digital_IO信号端子 WAKE#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: WAKE#。対応バス/インターフェース: General。
6PERST#Digital_IO信号端子 PERST#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PERST#。対応バス/インターフェース: General。
7PERST#Digital_IO信号端子 PERST#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PERST#。対応バス/インターフェース: General。
8VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
9GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
10VCC18Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18、最大定格: 5.5V) です。
11PECKPDigital_IO信号端子 PECKP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PECKP。対応バス/インターフェース: General。
12PECKNDigital_IO信号端子 PECKN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PECKN。対応バス/インターフェース: General。
13VCC18APower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18A、最大定格: 5.5V) です。
14GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
15GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
16RREFDigital_IO信号端子 RREF（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RREF。対応バス/インターフェース: General。
17GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
18PERPDigital_IO信号端子 PERP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PERP。対応バス/インターフェース: General。
19PERNDigital_IO信号端子 PERN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PERN。対応バス/インターフェース: General。
20VCC18APower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18A、最大定格: 5.5V) です。
21PETNDigital_IO信号端子 PETN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PETN。対応バス/インターフェース: General。
22PETPDigital_IO信号端子 PETP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PETP。対応バス/インターフェース: General。
23GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
24NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
25VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
26VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
27GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
28SCLDigital_IO信号端子 SCL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCL。対応バス/インターフェース: SPI, I2C。
29SDADigital_IO信号端子 SDA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDA。対応バス/インターフェース: I2C。
30SDXDigital_IO信号端子 SDX（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDX。対応バス/インターフェース: SPI。
31SCSDigital_IO信号端子 SCS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCS。対応バス/インターフェース: SPI。
32INT#Digital_IO信号端子 INT#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: INT#。対応バス/インターフェース: General。
33D31Digital_IO信号端子 D31（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D31。対応バス/インターフェース: General。
34D30Digital_IO信号端子 D30（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D30。対応バス/インターフェース: General。
35D29Digital_IO信号端子 D29（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D29。対応バス/インターフェース: General。
36D28Digital_IO信号端子 D28（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D28。対応バス/インターフェース: General。
37GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
38D27Digital_IO信号端子 D27（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D27。対応バス/インターフェース: General。
39D26Digital_IO信号端子 D26（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D26。対応バス/インターフェース: General。
40D25Digital_IO信号端子 D25（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D25。対応バス/インターフェース: General。
41D24Digital_IO信号端子 D24（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D24。対応バス/インターフェース: General。
42D23Digital_IO信号端子 D23（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D23。対応バス/インターフェース: General。
43D22Digital_IO信号端子 D22（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D22。対応バス/インターフェース: General。
44D21Digital_IO信号端子 D21（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D21。対応バス/インターフェース: General。
45D20Digital_IO信号端子 D20（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D20。対応バス/インターフェース: General。
46D19Digital_IO信号端子 D19（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D19。対応バス/インターフェース: General。
47D18Digital_IO信号端子 D18（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D18。対応バス/インターフェース: General。
48VCC18Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18、最大定格: 5.5V) です。
49GNDGNDパッケージ底面の露出放熱パッド (GND)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
50VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
51D17Digital_IO信号端子 D17（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D17。対応バス/インターフェース: General。
52D16Digital_IO信号端子 D16（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D16。対応バス/インターフェース: General。
53D15Digital_IO信号端子 D15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D15。対応バス/インターフェース: General。
54D14Digital_IO信号端子 D14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D14。対応バス/インターフェース: General。
55D13Digital_IO信号端子 D13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D13。対応バス/インターフェース: General。
56D12Digital_IO信号端子 D12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D12。対応バス/インターフェース: General。
57D11Digital_IO信号端子 D11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D11。対応バス/インターフェース: General。
58D10Digital_IO信号端子 D10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D10。対応バス/インターフェース: General。
59D09Digital_IO信号端子 D09（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D09。対応バス/インターフェース: General。
60D08Digital_IO信号端子 D08（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D08。対応バス/インターフェース: General。
61GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
62D7Digital_IO信号端子 D7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D7。対応バス/インターフェース: General。
63D6Digital_IO信号端子 D6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D6。対応バス/インターフェース: General。
64D5Digital_IO信号端子 D5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D5。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード