ChipDocs.org
⌘K
2284 部品PDFアップロード
CH9142 (QFN-28(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH9142

WCHID: C39831289QFN-28(4x4) · 29 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH9142 (QFN-28(4x4))0GND1X32KO2X32KI3VDD_D4VSW5VCC6AT07NC8RTS1#/TNOW19CTS110TXD111RXD112RTS0/TNOW013CTS0#14TXD028BLEDTA127BLESTA026AT125LED124SLEEP23LED0/RELOAD22VDD_A21ANT20VINTA19X32MI18X32MO17NC16RST#15RXD0Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.225.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4mm
2. 2Dフットプリント
028272625242322212019181716151413121110981237654E=4.00mm · Pitch e=0.40mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 4.00mm × 4.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (29/29)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
0GNDGNDグラウンド基準端子 (GND)
1X32KOI/OマルチプレクスI/O・ペリフェラル端子 X32KO (General)
2X32KII/OマルチプレクスI/O・ペリフェラル端子 X32KI (General)
3VDD_DPower電源供給入力 (VDD_D — 3.3V / 5.0V Standard Logic)
4VSWI/OマルチプレクスI/O・ペリフェラル端子 VSW (General)
5VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
6AT0I/OマルチプレクスI/O・ペリフェラル端子 AT0 (General)
7NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
8RTS1#/TNOW1I/OマルチプレクスI/O・ペリフェラル端子 RTS1#/TNOW1 (UART)
9CTS1I/OマルチプレクスI/O・ペリフェラル端子 CTS1 (UART)
10TXD1I/OマルチプレクスI/O・ペリフェラル端子 TXD1 (UART)
11RXD1I/OマルチプレクスI/O・ペリフェラル端子 RXD1 (UART)
12RTS0/TNOW0I/OマルチプレクスI/O・ペリフェラル端子 RTS0/TNOW0 (UART)
13CTS0#I/OマルチプレクスI/O・ペリフェラル端子 CTS0# (UART)
14TXD0I/OマルチプレクスI/O・ペリフェラル端子 TXD0 (UART)
15RXD0I/OマルチプレクスI/O・ペリフェラル端子 RXD0 (UART)
16RST#I/OマルチプレクスI/O・ペリフェラル端子 RST# (General)
17NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
18X32MOI/OマルチプレクスI/O・ペリフェラル端子 X32MO (General)
19X32MII/OマルチプレクスI/O・ペリフェラル端子 X32MI (General)
20VINTAPower電源供給入力 (VINTA — 3.3V / 5.0V Standard Logic)
21ANTI/OマルチプレクスI/O・ペリフェラル端子 ANT (General)
22VDD_APower電源供給入力 (VDD_A — 3.3V / 5.0V Standard Logic)
23LED0/RELOADI/OマルチプレクスI/O・ペリフェラル端子 LED0/RELOAD (General)
24SLEEPI/OマルチプレクスI/O・ペリフェラル端子 SLEEP (General)
25LED1I/OマルチプレクスI/O・ペリフェラル端子 LED1 (General)
26AT1I/OマルチプレクスI/O・ペリフェラル端子 AT1 (General)
27BLESTA0I/OマルチプレクスI/O・ペリフェラル端子 BLESTA0 (General)
28BLEDTA1I/OマルチプレクスI/O・ペリフェラル端子 BLEDTA1 (General)
PIN 0 GND
GND
グラウンド基準端子 (GND)
設計上の注意点: 0V electrical ground return terminal (GND) for internal core logic, I/O drivers, and analog sub-blocks.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 7 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH9142 (WCH · QFN-28(4x4))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH9142 (QFN-28(4x4)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH9142 (QFN-28(4x4)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (29ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH9142 (QFN-28(4x4)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH9142 (QFN-28(4x4)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-28(4x4) · 4.00×4.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH9142 (QFN-28(4x4)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (29 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH9142 (QFN-28(4x4)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (7 点 · 1/1 ページ)
CH9142 シリーズの切り抜きなし原本図面 7 点中 1–7 点目を表示
P2 · p02_fig02パッケージ完全一致
CH9142 (QFN-28(4x4)) — 封装形式 塑体尺寸 引脚间距 封装说明 订货型号 | QFN28 4*4mm 0.4mm 15.7mil 方形无引线 28 脚 CH9142 | 4、引脚 | QFN28 引脚号 引脚名称 类型 引脚说明 | 0 GND P 电源地 | 1 X32K0 A 低频振荡器的反相输出端 | 2 X32KI A 低频振荡器的反相输入端 | 3 VDD_D P 电源，需外接2.2uF 退耦电容 | 4 VSW P 内部DC-DC 开关输出 | 5 VCC P 芯片电源输入，需外接2.2
封装形式 塑体尺寸 引脚间距 封装说明 订货型号 | QFN28 4*4mm 0.4mm 15.7mil 方形无引线 28 脚 CH9142 | 4、引脚 | QFN28 引脚号 引脚名称 类型 引脚说明 | 0 GND P 电源地 | 1 X32K0 A 低频振荡器的反相输出端 | 2 X32KI A 低频振荡器的反相输入端 | 3 VDD_D P 电源，需外接2.2uF 退耦电容 | 4 VSW P 内部DC-DC 开关输出 | 5 VCC P 芯片电源输入，需外接2.2
P1 · p01_fig011567×653px
CH9142 (QFN-28(4x4)) — 图1 两个蓝牙主机通过CH9142 两个蓝牙从机与串口设备进行通讯框图 图2 CH9142 蓝牙主从模式连接外部从机和主机进行通讯框图 2、特点  支持蓝牙主机模式、蓝牙从机模式和蓝牙广播模式。  支持串口AT 配置和蓝牙传输配置。
图1 两个蓝牙主机通过CH9142 两个蓝牙从机与串口设备进行通讯框图 图2 CH9142 蓝牙主从模式连接外部从机和主机进行通讯框图 2、特点  支持蓝牙主机模式、蓝牙从机模式和蓝牙广播模式。  支持串口AT 配置和蓝牙传输配置。
P1 · p01_fig021726×714px
CH9142 (QFN-28(4x4)) — 图2 CH9142 蓝牙主从模式连接外部从机和主机进行通讯框图 2、特点  支持蓝牙主机模式、蓝牙从机模式和蓝牙广播模式。  支持串口AT 配置和蓝牙传输配置。
图2 CH9142 蓝牙主从模式连接外部从机和主机进行通讯框图 2、特点  支持蓝牙主机模式、蓝牙从机模式和蓝牙广播模式。  支持串口AT 配置和蓝牙传输配置。
P2 · p02_fig01639×638px
CH9142 (QFN-28(4x4)) — 封装形式 塑体尺寸 引脚间距 封装说明 订货型号
封装形式 塑体尺寸 引脚间距 封装说明 订货型号
P2 · p02_fig01P2
CH9142 (QFN-28(4x4)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P2 · p02_fig02P2
CH9142 (QFN-28(4x4)) — Datasheet Page 2 (p02_fig02)
Datasheet Page 2 (p02_fig02)
P3 · p03_fig011752×1986px
CH9142 (QFN-28(4x4)) — 两个串口共享蓝牙接口进行通讯，可实现蓝牙双从机模式、单从机模式、一主一从模式、双主机 模式和广播模式，串口对应的角色可以通过配置进行设定。
两个串口共享蓝牙接口进行通讯，可实现蓝牙双从机模式、单从机模式、一主一从模式、双主机 模式和广播模式，串口对应的角色可以通过配置进行设定。

電気仕様 & 部品詳細スペック (CH9142)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH9142 (QFN-28(4x4)) は 28 ピンの標準電子部品・コネクタで、パッケージ外形は 4.00 × 4.00 × 0.85 mm（ピンピッチ e = 0.40 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-28(4x4))
ピン数・リードピッチN / e
28 Pins | Pitch e = 0.40 mm (15.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル29 ピン自動バス分類
OK
IPC-7351B フットプリント29 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口EPAD 2.70×2.70mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-28(4x4))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
4.00 × 4.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.40mm
パッド寸法 (W × L)Level B
0.20 × 0.70 mm
ピン数 / 総パッド数Topology
29P / 29Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-28(4x4)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH9142 (QFN-28(4x4))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH9142 (QFN-28(4x4)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH9142 (QFN-28(4x4) パッケージ) は全 29 ピン構成で、ピンピッチは 0.40 mm です。主なピン：0 (GND: グラウンド基準端子 (GND)), 1 (X32KO: マルチプレクスI/O・ペリフェラル端子 X32KO (General)), 2 (X32KI: マルチプレクスI/O・ペリフェラル端子 X32KI (General)), 3 (VDD_D: 電源供給入力 (VDD_D — 3.3V / 5.0V Standard Logic)), 4 (VSW: マルチプレクスI/O・ペリフェラル端子 VSW (General)), 5 (VCC: 電源供給入力 (VCC — 3.3V / 5.0V Standard Logic))。

CH9142 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH9142 (QFN-28(4x4)) の本体外形は 4.00 × 4.00 mm、ピッチ e = 0.40 mm、合計 29 パッドで構成されています（中央放熱パッド EPAD 2.70 × 2.70 mm、IPC-7525 60% 開口ペーストマスク付き）。

CH9142 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH9142 (WCH, QFN-28(4x4)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (29 ピン) & CH9142 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
0GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
1X32KODigital_IO信号端子 X32KO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: X32KO。対応バス/インターフェース: General。
2X32KIDigital_IO信号端子 X32KI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: X32KI。対応バス/インターフェース: General。
3VDD_DPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_D、最大定格: 5.5V) です。
4VSWDigital_IO信号端子 VSW（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VSW。対応バス/インターフェース: General。
5VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
6AT0Digital_IO信号端子 AT0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: AT0。対応バス/インターフェース: General。
7NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
8RTS1#/TNOW1Digital_IO信号端子 RTS1#/TNOW1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RTS1#/TNOW1。対応バス/インターフェース: UART。
9CTS1Digital_IO信号端子 CTS1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CTS1。対応バス/インターフェース: UART。
10TXD1Digital_IO信号端子 TXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD1。対応バス/インターフェース: UART。
11RXD1Digital_IO信号端子 RXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD1。対応バス/インターフェース: UART。
12RTS0/TNOW0Digital_IO信号端子 RTS0/TNOW0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RTS0/TNOW0。対応バス/インターフェース: UART。
13CTS0#Digital_IO信号端子 CTS0#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CTS0#。対応バス/インターフェース: UART。
14TXD0Digital_IO信号端子 TXD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD0。対応バス/インターフェース: UART。
15RXD0Digital_IO信号端子 RXD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD0。対応バス/インターフェース: UART。
16RST#Digital_IO信号端子 RST#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RST#。対応バス/インターフェース: General。
17NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
18X32MODigital_IO信号端子 X32MO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: X32MO。対応バス/インターフェース: General。
19X32MIDigital_IO信号端子 X32MI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: X32MI。対応バス/インターフェース: General。
20VINTAPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VINTA、最大定格: 5.5V) です。
21ANTRF_50Ohm信号端子 ANT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ANT。対応バス/インターフェース: General。
22VDD_APower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_A、最大定格: 5.5V) です。
23LED0/RELOADDigital_IO信号端子 LED0/RELOAD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LED0/RELOAD。対応バス/インターフェース: General。
24SLEEPDigital_IO信号端子 SLEEP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SLEEP。対応バス/インターフェース: General。
25LED1Digital_IO信号端子 LED1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LED1。対応バス/インターフェース: General。
26AT1Digital_IO信号端子 AT1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: AT1。対応バス/インターフェース: General。
27BLESTA0Digital_IO信号端子 BLESTA0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: BLESTA0。対応バス/インターフェース: General。
28BLEDTA1Digital_IO信号端子 BLEDTA1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: BLEDTA1。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード