QFN-20(3x3) · 21P
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (49/49)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | PIN12 PIN13 、 | I/O | Multiplex-I/O- & Peripherie-Pin PIN12 PIN13 、 (UART) |
| 2 | PIN5 PIN6 、 | I/O | Multiplex-I/O- & Peripherie-Pin PIN5 PIN6 、 (UART) |
| 3 | PIN9 PIN10 、 | I/O | Multiplex-I/O- & Peripherie-Pin PIN9 PIN10 、 (UART) |
| 4 | PIN7 PIN8 、 | I/O | Multiplex-I/O- & Peripherie-Pin PIN7 PIN8 、 (UART) |
| 5 | PIN2 PIN3 、 | I/O | Multiplex-I/O- & Peripherie-Pin PIN2 PIN3 、 (RTC/CLK) |
| 6 | PIN14 PIN15 、 | I/O | Multiplex-I/O- & Peripherie-Pin PIN14 PIN15 、 (CAN) |
| 7 | - | I/O | Multiplex-I/O- & Peripherie-Pin - (General) |
| 8 | PIN14 | I/O | Multiplex-I/O- & Peripherie-Pin PIN14 (UART) |
| 9 | PIN16 | I/O | Multiplex-I/O- & Peripherie-Pin PIN16 (UART) |
| 10 | DCD1#/GPIO23 | I/O | Multiplex-I/O- & Peripherie-Pin DCD1#/GPIO23 (General) |
| 11 | CTS1#/GPIO2 | I/O | Multiplex-I/O- & Peripherie-Pin CTS1#/GPIO2 (UART) |
| 12 | /TNOW1 | I/O | Multiplex-I/O- & Peripherie-Pin /TNOW1 (UART) |
| 13 | IO15 | I/O | GPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P |
| 14 | /TNOW0 | I/O | Multiplex-I/O- & Peripherie-Pin /TNOW0 (UART) |
| 15 | /TNOW1 | I/O | Multiplex-I/O- & Peripherie-Pin /TNOW1 (UART) |
| 16 | /TNOW3 | I/O | Multiplex-I/O- & Peripherie-Pin /TNOW3 (UART) |
| 17 | TXD0 | I/O | Multiplex-I/O- & Peripherie-Pin TXD0 (UART) |
| 18 | DTR1/GPIO8 | I/O | Multiplex-I/O- & Peripherie-Pin DTR1/GPIO8 (UART) |
| 19 | DSR1/GPIO9 | I/O | Multiplex-I/O- & Peripherie-Pin DSR1/GPIO9 (UART) |
| 20 | RXD0 | I/O | Multiplex-I/O- & Peripherie-Pin RXD0 (UART) |
| 21 | RI1#/GPIO10 | I/O | Multiplex-I/O- & Peripherie-Pin RI1#/GPIO10 (General) |
| 22 | DCD2#/GPIO11 | I/O | Multiplex-I/O- & Peripherie-Pin DCD2#/GPIO11 (General) |
| 23 | DTR2#/GPIO12 | I/O | Multiplex-I/O- & Peripherie-Pin DTR2#/GPIO12 (UART) |
| 24 | DSR2#/GPIO13 | I/O | Multiplex-I/O- & Peripherie-Pin DSR2#/GPIO13 (UART) |
| 25 | RST | I/O | Multiplex-I/O- & Peripherie-Pin RST (General) |
| 26 | NC | I/O | Multiplex-I/O- & Peripherie-Pin NC (General) |
| 27 | RI2#/GPIO14 | I/O | Multiplex-I/O- & Peripherie-Pin RI2#/GPIO14 (General) |
| 28 | DCD3#/GPIO15 | I/O | Multiplex-I/O- & Peripherie-Pin DCD3#/GPIO15 (General) |
| 29 | DTR3#/GPIO16 | I/O | Multiplex-I/O- & Peripherie-Pin DTR3#/GPIO16 (UART) |
| 30 | DSR3#/GPIO17 | I/O | Multiplex-I/O- & Peripherie-Pin DSR3#/GPIO17 (UART) |
| 31 | XO | I/O | Multiplex-I/O- & Peripherie-Pin XO (RTC/CLK) |
| 32 | XI | I/O | Multiplex-I/O- & Peripherie-Pin XI (RTC/CLK) |
| 33 | VCORE | I/O | Multiplex-I/O- & Peripherie-Pin VCORE (General) |
| 34 | NC | I/O | Multiplex-I/O- & Peripherie-Pin NC (General) |
| 35 | VDD | Power | Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic) |
| 36 | RXD3 | I/O | Multiplex-I/O- & Peripherie-Pin RXD3 (UART) |
| 37 | TXD3 | I/O | Multiplex-I/O- & Peripherie-Pin TXD3 (UART) |
| 38 | RXD2 | I/O | Multiplex-I/O- & Peripherie-Pin RXD2 (UART) |
| 39 | INT# | I/O | Multiplex-I/O- & Peripherie-Pin INT# (General) |
| 40 | RI3#/GPIO18 | I/O | Multiplex-I/O- & Peripherie-Pin RI3#/GPIO18 (General) |
| 41 | DCD0#/GPIO19 | I/O | Multiplex-I/O- & Peripherie-Pin DCD0#/GPIO19 (General) |
| 42 | GPIO24 | I/O | Multiplex-I/O- & Peripherie-Pin GPIO24 (General) |
| 43 | SDO | I/O | Multiplex-I/O- & Peripherie-Pin SDO (General) |
| 44 | SDI | I/O | Multiplex-I/O- & Peripherie-Pin SDI (General) |
| 45 | SCK | I/O | Multiplex-I/O- & Peripherie-Pin SCK (SPI) |
| 46 | SCS# | I/O | Multiplex-I/O- & Peripherie-Pin SCS# (General) |
| 47 | CTS0#/GPIO0 | I/O | Multiplex-I/O- & Peripherie-Pin CTS0#/GPIO0 (UART) |
| 48 | RTS0#/TNOW0/GPIO1 | I/O | Multiplex-I/O- & Peripherie-Pin RTS0#/TNOW0/GPIO1 (UART) |
| 49 | GND | GND | Freiliegendes Thermal- & Masse-Pad (GND) |
PIN 1 PIN12 PIN13 、
I/OMultiplex-I/O- & Peripherie-Pin PIN12 PIN13 、 (UART)
Designhinweis: UART0_TXRX_
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 17 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (49 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
QFN-48(5x5) · 5.00×5.00mm · Raster 0.35mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (49 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (17 Abb. · Seite 1/2)
Zeige 1–12 von 17 unbeschnittenen Originalzeichnungen für CH9434
P1 · p01_fig011493×518px
P1 · p01_fig021494×619px
P1 · p01_fig02P1
P3 · p03_fig011318×1269px
P3 · p03_fig021046×1003px
P3 · p03_fig01P3
P40 · p40_fig01880×492px
P40 · p40_fig02883×492px
P40 · p40_fig03883×491px
P40 · p40_fig04883×492px
P41 · p41_fig011238×782px
P41 · p41_fig021238×805px
Seite 1 / 2 (17 extrahierte Abbildungen)
Elektrische Spezifikationen & Bauteildetails (CH9434A)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:CH9434A (QFN-48(5x5)) ist ein 48-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 5.00 × 5.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Wi-Fi, SPI, I2C, CAN, RTC/CLK, UART Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-48(5x5))
Pinanzahl & RastermaßN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Wi-Fi, SPI, I2C, CAN, RTC/CLK, UART
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol49 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint49 Pads · Raster 0.35mm
IPC-7525 60% LotpastenfensterEPAD 3.70×3.70mm Gitterteilung
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — CH9434 (2)
QFN-48(5x5) · 49P
Mechanische Abmessungen & Land Pattern (QFN-48(5x5))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
5.00 × 5.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.35mm
Pad-Abmessungen (W × L)Level B
0.16 × 0.80 mm
Pins / Gesamt-PadsTopology
49P / 49Pad (QUAD_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung QFN-48(5x5) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH9434A (QFN-48(5x5))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH9434A (QFN-48(5x5))?
Das Bauteil CH9434A von WCH im QFN-48(5x5)-Gehäuse besitzt 49 Pins mit einem Rastermaß (Pitch) von 0.35 mm. Wichtige Pins: 1 (PIN12 PIN13 、: Multiplex-I/O- & Peripherie-Pin PIN12 PIN13 、 (UART)), 2 (PIN5 PIN6 、: Multiplex-I/O- & Peripherie-Pin PIN5 PIN6 、 (UART)), 3 (PIN9 PIN10 、: Multiplex-I/O- & Peripherie-Pin PIN9 PIN10 、 (UART)), 4 (PIN7 PIN8 、: Multiplex-I/O- & Peripherie-Pin PIN7 PIN8 、 (UART)), 5 (PIN2 PIN3 、: Multiplex-I/O- & Peripherie-Pin PIN2 PIN3 、 (RTC/CLK)), 6 (PIN14 PIN15 、: Multiplex-I/O- & Peripherie-Pin PIN14 PIN15 、 (CAN)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH9434A?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH9434A (QFN-48(5x5)) 5.00 × 5.00 mm bei einem Pitch e = 0.35 mm und 49 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 3.70 × 3.70 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH9434A heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH9434A (WCH, QFN-48(5x5)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (49 Pins) & CH9434 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | PIN12 PIN13 、 | Digital_IO | Signalanschluss PIN12 PIN13 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PIN12 PIN13 、. Unterstützte Bus-Schnittstellen: UART. |
| 2 | PIN5 PIN6 、 | Digital_IO | Signalanschluss PIN5 PIN6 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PIN5 PIN6 、. Unterstützte Bus-Schnittstellen: UART. |
| 3 | PIN9 PIN10 、 | Digital_IO | Signalanschluss PIN9 PIN10 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PIN9 PIN10 、. Unterstützte Bus-Schnittstellen: UART. |
| 4 | PIN7 PIN8 、 | Digital_IO | Signalanschluss PIN7 PIN8 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PIN7 PIN8 、. Unterstützte Bus-Schnittstellen: UART. |
| 5 | PIN2 PIN3 、 | Digital_IO | Signalanschluss PIN2 PIN3 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PIN2 PIN3 、. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 6 | PIN14 PIN15 、 | Digital_IO | Signalanschluss PIN14 PIN15 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PIN14 PIN15 、. Unterstützte Bus-Schnittstellen: CAN. |
| 7 | - | Digital_IO | Signalanschluss - (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: -. Unterstützte Bus-Schnittstellen: General. |
| 8 | PIN14 | Digital_IO | Signalanschluss PIN14 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PIN14. Unterstützte Bus-Schnittstellen: UART. |
| 9 | PIN16 | Digital_IO | Signalanschluss PIN16 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PIN16. Unterstützte Bus-Schnittstellen: UART. |
| 10 | DCD1#/GPIO23 | Digital_IO | Signalanschluss DCD1#/GPIO23 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DCD1#/GPIO23. Unterstützte Bus-Schnittstellen: General. |
| 11 | CTS1#/GPIO2 | Digital_IO | Signalanschluss CTS1#/GPIO2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CTS1#/GPIO2. Unterstützte Bus-Schnittstellen: UART. |
| 12 | /TNOW1 | Digital_IO | Signalanschluss /TNOW1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: /TNOW1. Unterstützte Bus-Schnittstellen: UART. |
| 13 | IO15 | Digital_IO | GPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P |
| 14 | /TNOW0 | Digital_IO | Signalanschluss /TNOW0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: /TNOW0. Unterstützte Bus-Schnittstellen: UART. |
| 15 | /TNOW1 | Digital_IO | Signalanschluss /TNOW1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: /TNOW1. Unterstützte Bus-Schnittstellen: UART. |
| 16 | /TNOW3 | Digital_IO | Signalanschluss /TNOW3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: /TNOW3. Unterstützte Bus-Schnittstellen: UART. |
| 17 | TXD0 | Digital_IO | Signalanschluss TXD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD0. Unterstützte Bus-Schnittstellen: UART. |
| 18 | DTR1/GPIO8 | Digital_IO | Signalanschluss DTR1/GPIO8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DTR1/GPIO8. Unterstützte Bus-Schnittstellen: UART. |
| 19 | DSR1/GPIO9 | Digital_IO | Signalanschluss DSR1/GPIO9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DSR1/GPIO9. Unterstützte Bus-Schnittstellen: UART. |
| 20 | RXD0 | Digital_IO | Signalanschluss RXD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD0. Unterstützte Bus-Schnittstellen: UART. |
| 21 | RI1#/GPIO10 | Digital_IO | Signalanschluss RI1#/GPIO10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RI1#/GPIO10. Unterstützte Bus-Schnittstellen: General. |
| 22 | DCD2#/GPIO11 | Digital_IO | Signalanschluss DCD2#/GPIO11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DCD2#/GPIO11. Unterstützte Bus-Schnittstellen: General. |
| 23 | DTR2#/GPIO12 | Digital_IO | Signalanschluss DTR2#/GPIO12 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DTR2#/GPIO12. Unterstützte Bus-Schnittstellen: UART. |
| 24 | DSR2#/GPIO13 | Digital_IO | Signalanschluss DSR2#/GPIO13 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DSR2#/GPIO13. Unterstützte Bus-Schnittstellen: UART. |
| 25 | RST | Digital_IO | Signalanschluss RST (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RST. Unterstützte Bus-Schnittstellen: General. |
| 26 | NC | NC | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 27 | RI2#/GPIO14 | Digital_IO | Signalanschluss RI2#/GPIO14 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RI2#/GPIO14. Unterstützte Bus-Schnittstellen: General. |
| 28 | DCD3#/GPIO15 | Digital_IO | Signalanschluss DCD3#/GPIO15 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DCD3#/GPIO15. Unterstützte Bus-Schnittstellen: General. |
| 29 | DTR3#/GPIO16 | Digital_IO | Signalanschluss DTR3#/GPIO16 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DTR3#/GPIO16. Unterstützte Bus-Schnittstellen: UART. |
| 30 | DSR3#/GPIO17 | Digital_IO | Signalanschluss DSR3#/GPIO17 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DSR3#/GPIO17. Unterstützte Bus-Schnittstellen: UART. |
| 31 | XO | Digital_IO | Signalanschluss XO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XO. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 32 | XI | Digital_IO | Signalanschluss XI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XI. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 33 | VCORE | Digital_IO | Signalanschluss VCORE (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VCORE. Unterstützte Bus-Schnittstellen: General. |
| 34 | NC | NC | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 35 | VDD | Power_In | Positiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 36 | RXD3 | Digital_IO | Signalanschluss RXD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD3. Unterstützte Bus-Schnittstellen: UART. |
| 37 | TXD3 | Digital_IO | Signalanschluss TXD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD3. Unterstützte Bus-Schnittstellen: UART. |
| 38 | RXD2 | Digital_IO | Signalanschluss RXD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD2. Unterstützte Bus-Schnittstellen: UART. |
| 39 | INT# | Digital_IO | Signalanschluss INT# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: INT#. Unterstützte Bus-Schnittstellen: General. |
| 40 | RI3#/GPIO18 | Digital_IO | Signalanschluss RI3#/GPIO18 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RI3#/GPIO18. Unterstützte Bus-Schnittstellen: General. |
| 41 | DCD0#/GPIO19 | Digital_IO | Signalanschluss DCD0#/GPIO19 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DCD0#/GPIO19. Unterstützte Bus-Schnittstellen: General. |
| 42 | GPIO24 | Digital_IO | Signalanschluss GPIO24 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO24. Unterstützte Bus-Schnittstellen: General. |
| 43 | SDO | Digital_IO | Signalanschluss SDO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SDO. Unterstützte Bus-Schnittstellen: General. |
| 44 | SDI | Digital_IO | Signalanschluss SDI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SDI. Unterstützte Bus-Schnittstellen: General. |
| 45 | SCK | Digital_IO | Signalanschluss SCK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SCK. Unterstützte Bus-Schnittstellen: SPI. |
| 46 | SCS# | Digital_IO | Signalanschluss SCS# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SCS#. Unterstützte Bus-Schnittstellen: General. |
| 47 | CTS0#/GPIO0 | Digital_IO | Signalanschluss CTS0#/GPIO0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CTS0#/GPIO0. Unterstützte Bus-Schnittstellen: UART. |
| 48 | RTS0#/TNOW0/GPIO1 | Digital_IO | Signalanschluss RTS0#/TNOW0/GPIO1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RTS0#/TNOW0/GPIO1. Unterstützte Bus-Schnittstellen: UART. |
| 49 | GND | GND | Freiliegendes Boden-Wärmeleitpad (GND) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter. |