ChipDocs.org
⌘K
2284 부품PDF 업로드
LE9643AQCT (QFN-36(4x6)) — Symbol, Footprint IPC-7351B & 3D STEP Model

LE9643AQCT

MICROCHIPID: C3679042QFN-36(4x6) · 37 핀 · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · LE9643AQCT (QFN-36(4x6))1VDDSW2DVDD3SWOUTY4FS/ZSYNC5DXA/ZMISO6DRA/ZMOSI7PCLK/ZCLK8DVDD1V29VDDHPI10ZSI#11INT#12DCLK13DIN14DOUT15CS#16VS/IO17IREF18RSVD19RSVD37EP36SWISY35SWCMPY34SWVSY33LFC32RDC31TDC30RAC29TAC28IHL27VREF26RTV25AVDD24RSN123VBAT122TIPD121RINGD120RSVDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.830.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5mm
2. 2D 풋프린트
12345678910111213141516171825262728293031323334353619202122232437E=4.00mm · Pitch e=0.40mmD=6.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D CAD 모델
패키지 외형: 4.00mm × 6.00mm · 피치: 0.40mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (37/37)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1VDDSWPower전원 공급 입력 핀 (VDDSW — 3.3V / 5.0V Standard Logic)
2DVDDPower전원 공급 입력 핀 (DVDD — 3.3V / 5.0V Standard Logic)
3SWOUTYI/O다중화 I/O 및 주변장치 핀 SWOUTY (General)
4FS/ZSYNCI/O다중화 I/O 및 주변장치 핀 FS/ZSYNC (General)
5DXA/ZMISOI/O다중화 I/O 및 주변장치 핀 DXA/ZMISO (General)
6DRA/ZMOSII/O다중화 I/O 및 주변장치 핀 DRA/ZMOSI (General)
7PCLK/ZCLKI/O다중화 I/O 및 주변장치 핀 PCLK/ZCLK (General)
8DVDD1V2Power전원 공급 입력 핀 (DVDD1V2 — 3.3V / 5.0V Standard Logic)
9VDDHPIPower전원 공급 입력 핀 (VDDHPI — 3.3V / 5.0V Standard Logic)
10ZSI#I/O다중화 I/O 및 주변장치 핀 ZSI# (General)
11INT#I/O다중화 I/O 및 주변장치 핀 INT# (General)
12DCLKI/O다중화 I/O 및 주변장치 핀 DCLK (General)
13DINI/O다중화 I/O 및 주변장치 핀 DIN (General)
14DOUTI/O다중화 I/O 및 주변장치 핀 DOUT (General)
15CS#I/O다중화 I/O 및 주변장치 핀 CS# (General)
16VS/IOI/O다중화 I/O 및 주변장치 핀 VS/IO (General)
17IREFI/O다중화 I/O 및 주변장치 핀 IREF (General)
18RSVDI/O다중화 I/O 및 주변장치 핀 RSVD (General)
19RSVDI/O다중화 I/O 및 주변장치 핀 RSVD (General)
20RSVDI/O다중화 I/O 및 주변장치 핀 RSVD (General)
21RINGD1I/O다중화 I/O 및 주변장치 핀 RINGD1 (General)
22TIPD1I/O다중화 I/O 및 주변장치 핀 TIPD1 (General)
23VBAT1Power전원 공급 입력 핀 (VBAT1 — 3.3V / 5.0V Standard Logic)
24RSN1I/O다중화 I/O 및 주변장치 핀 RSN1 (General)
25AVDDPower전원 공급 입력 핀 (AVDD — 3.3V / 5.0V Standard Logic)
26RTVI/O다중화 I/O 및 주변장치 핀 RTV (General)
27VREFAnalog다중화 I/O 및 주변장치 핀 VREF (General)
28IHLI/O다중화 I/O 및 주변장치 핀 IHL (General)
29TACI/O다중화 I/O 및 주변장치 핀 TAC (General)
30RACI/O다중화 I/O 및 주변장치 핀 RAC (General)
31TDCI/O다중화 I/O 및 주변장치 핀 TDC (General)
32RDCI/O다중화 I/O 및 주변장치 핀 RDC (General)
33LFCI/O다중화 I/O 및 주변장치 핀 LFC (General)
34SWVSYI/O다중화 I/O 및 주변장치 핀 SWVSY (General)
35SWCMPYI/O다중화 I/O 및 주변장치 핀 SWCMPY (General)
36SWISYI/O다중화 I/O 및 주변장치 핀 SWISY (General)
37EPGND노출형 방열 패드 및 접지 (EP)
PIN 1 VDDSW
Power
전원 공급 입력 핀 (VDDSW — 3.3V / 5.0V Standard Logic)
설계 권장 사항: Primary positive power supply input (VDDSW) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 5 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: LE9643AQCT (MICROCHIP · QFN-36(4x6))
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
LE9643AQCT (QFN-36(4x6)) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
LE9643AQCT (QFN-36(4x6)) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (37 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
LE9643AQCT (QFN-36(4x6)) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
LE9643AQCT (QFN-36(4x6)) - 4. 패키지 외형 치수 (D×E×A)
QFN-36(4x6) · 4.00×6.00mm · 피치 0.40mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
LE9643AQCT (QFN-36(4x6)) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (37 Pads)확대 ›
6. 응용 회로도SCHEMATIC
LE9643AQCT (QFN-36(4x6)) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (5개 도면 · 1/1 페이지)
LE9643 제품군의 원본 도면 5개 중 1–5번째 표시 중
P7 · p07_fig01정확한 패키지 일치
LE9643AQCT (QFN-36(4x6)) — Figure 4 - Le9643/Le9653 Device Pin Out (36-Pin QFN) - Top View
Figure 4 - Le9643/Le9653 Device Pin Out (36-Pin QFN) - Top View
P1 · p01_fig01960×1163px
LE9643AQCT (QFN-36(4x6)) — Figure 1 - Le9643/Le9653 Block Diagram
Figure 1 - Le9643/Le9653 Block Diagram
P2 · p02_fig011888×810px
LE9643AQCT (QFN-36(4x6)) — Figure 1 - Le9643/Le9653 Solution Diagram
Figure 1 - Le9643/Le9653 Solution Diagram
P6 · p06_fig011911×1730px
LE9643AQCT (QFN-36(4x6)) — Figure 3 shows a typical line interface circuit for the Le9643/53. The ZSI control interface is illustrated. Consult Microsemi for the most recent reference design.
Figure 3 shows a typical line interface circuit for the Le9643/53. The ZSI control interface is illustrated. Consult Microsemi for the most recent reference design.
P9 · p09_fig01451×338px
LE9643AQCT (QFN-36(4x6)) — _ Microsemi.
_ Microsemi.

전기적 사양 & 상세 부품 사양 (LE9643AQCT)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:LE9643AQCT (QFN-36(4x6)) 부품은 36핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 6.00 × 4.00 × 0.90 mm (핀 피치 e = 0.40 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C to +85°C 및 SPI 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C to +85°C
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
DC / Broadband Passive
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
6.00 × 4.00 × 0.90 mm (A1=0.03 mm)
패키지 패밀리: QFN (QFN-36(4x6))
핀 수 및 리드 피치N / e
36 Pins | Pitch e = 0.40 mm (15.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
SPI
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼37 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트37 개 패드 · 피치 0.40mm
OK
IPC-7525 60% 솔더 페이스트 개구율EPAD 4.80×2.80mm 윈도우 그리드
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (QFN-36(4x6))

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
6.00 × 4.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.90mm · e=0.40mm
패드 크기 (W × L)Level B
0.20 × 0.50 mm
핀 수 / 총 패드 수Topology
37P / 37Pad (QUAD_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
QFN-36(4x6)
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — LE9643AQCT (QFN-36(4x6))

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

LE9643AQCT (QFN-36(4x6))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

MICROCHIP에서 제조한 LE9643AQCT(QFN-36(4x6) 패키지)은 핀 피치 0.40 mm의 37핀 소자입니다. 주요 핀 구성: 1 (VDDSW: 전원 공급 입력 핀 (VDDSW — 3.3V / 5.0V Standard Logic)), 2 (DVDD: 전원 공급 입력 핀 (DVDD — 3.3V / 5.0V Standard Logic)), 3 (SWOUTY: 다중화 I/O 및 주변장치 핀 SWOUTY (General)), 4 (FS/ZSYNC: 다중화 I/O 및 주변장치 핀 FS/ZSYNC (General)), 5 (DXA/ZMISO: 다중화 I/O 및 주변장치 핀 DXA/ZMISO (General)), 6 (DRA/ZMOSI: 다중화 I/O 및 주변장치 핀 DRA/ZMOSI (General)).

LE9643AQCT의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 LE9643AQCT(QFN-36(4x6)) 본체 크기는 4.00 × 6.00 mm, 피치 e = 0.40 mm이며 총 37개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 4.80 × 2.80 mm, IPC-7525 60% 스텐실 창 적용).

LE9643AQCT용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 LE9643AQCT(MICROCHIP, QFN-36(4x6))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (37 핀) 및 LE9643 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1VDDSWPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDSW, 최대 정격: 5.5V)입니다.
2DVDDPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (DVDD, 최대 정격: 5.5V)입니다.
3SWOUTYDigital_IO신호 단자 SWOUTY (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SWOUTY. 지원 버스 프로토콜: General.
4FS/ZSYNCDigital_IO신호 단자 FS/ZSYNC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): FS/ZSYNC. 지원 버스 프로토콜: General.
5DXA/ZMISODigital_IO신호 단자 DXA/ZMISO (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DXA/ZMISO. 지원 버스 프로토콜: General.
6DRA/ZMOSIDigital_IO신호 단자 DRA/ZMOSI (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DRA/ZMOSI. 지원 버스 프로토콜: General.
7PCLK/ZCLKDigital_IO신호 단자 PCLK/ZCLK (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PCLK/ZCLK. 지원 버스 프로토콜: General.
8DVDD1V2Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (DVDD1V2, 최대 정격: 5.5V)입니다.
9VDDHPIPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDHPI, 최대 정격: 5.5V)입니다.
10ZSI#Digital_IO신호 단자 ZSI# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): ZSI#. 지원 버스 프로토콜: General.
11INT#Digital_IO신호 단자 INT# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): INT#. 지원 버스 프로토콜: General.
12DCLKDigital_IO신호 단자 DCLK (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DCLK. 지원 버스 프로토콜: General.
13DINDigital_IO신호 단자 DIN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DIN. 지원 버스 프로토콜: General.
14DOUTDigital_IO신호 단자 DOUT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DOUT. 지원 버스 프로토콜: General.
15CS#Digital_IO신호 단자 CS# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CS#. 지원 버스 프로토콜: General.
16VS/IODigital_IO신호 단자 VS/IO (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VS/IO. 지원 버스 프로토콜: General.
17IREFDigital_IO신호 단자 IREF (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): IREF. 지원 버스 프로토콜: General.
18RSVDNC신호 단자 RSVD (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RSVD. 지원 버스 프로토콜: General.
19RSVDNC신호 단자 RSVD (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RSVD. 지원 버스 프로토콜: General.
20RSVDNC신호 단자 RSVD (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RSVD. 지원 버스 프로토콜: General.
21RINGD1Digital_IO신호 단자 RINGD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RINGD1. 지원 버스 프로토콜: General.
22TIPD1Digital_IO신호 단자 TIPD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TIPD1. 지원 버스 프로토콜: General.
23VBAT1Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VBAT1, 최대 정격: 5.5V)입니다.
24RSN1Digital_IO신호 단자 RSN1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RSN1. 지원 버스 프로토콜: General.
25AVDDPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (AVDD, 최대 정격: 5.5V)입니다.
26RTVDigital_IO신호 단자 RTV (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RTV. 지원 버스 프로토콜: General.
27VREFAnalog신호 단자 VREF (방향: Analog, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VREF. 지원 버스 프로토콜: General.
28IHLDigital_IO신호 단자 IHL (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): IHL. 지원 버스 프로토콜: General.
29TACDigital_IO신호 단자 TAC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TAC. 지원 버스 프로토콜: General.
30RACDigital_IO신호 단자 RAC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RAC. 지원 버스 프로토콜: General.
31TDCDigital_IO신호 단자 TDC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TDC. 지원 버스 프로토콜: General.
32RDCDigital_IO신호 단자 RDC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RDC. 지원 버스 프로토콜: General.
33LFCDigital_IO신호 단자 LFC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): LFC. 지원 버스 프로토콜: General.
34SWVSYDigital_IO신호 단자 SWVSY (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SWVSY. 지원 버스 프로토콜: General.
35SWCMPYDigital_IO신호 단자 SWCMPY (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SWCMPY. 지원 버스 프로토콜: General.
36SWISYDigital_IO신호 단자 SWISY (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SWISY. 지원 버스 프로토콜: General.
37EPGND패키지 하단 노출 방열 패드 (EP)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다.
탐색부품패키지제조사업로드