ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH567L (LQFP-48(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH567L

WCHID: C3036275LQFP-48(7x7) · 48 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH567L (LQFP-48(7x7))1PA12PA03V33IO14PB75PB66PB57PB48PB39PB210PB111PB012RUSB013UDP014UDM015V33USB16XO17XI18RUSB119UDP120UDM121V33IO322GND23VCORE24PB1148PA247PA1246PA1345PA1444PA1543VCORE42GND41V33REG40PA939V33IO238PA1137PA1036PA835PA734PA633PA532PA431PA330RST#29PB1028PB927PB826PB1325PB12Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.235.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2D-FOOTPRINT
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748E=7.00mm · Pitch e=0.50mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3D-MODELL
Gehäusekörper: 7.00mm × 7.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (48/48)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1PA1I/OMultiplex-I/O- & Peripherie-Pin PA1 (SPI)
2PA0I/OMultiplex-I/O- & Peripherie-Pin PA0 (SPI)
3V33IO1PowerVersorgungsspannungseingang (V33IO1 — 3.3V / 5.0V Standard Logic)
4PB7I/OMultiplex-I/O- & Peripherie-Pin PB7 (General)
5PB6I/OMultiplex-I/O- & Peripherie-Pin PB6 (General)
6PB5I/OMultiplex-I/O- & Peripherie-Pin PB5 (General)
7PB4I/OMultiplex-I/O- & Peripherie-Pin PB4 (General)
8PB3I/OMultiplex-I/O- & Peripherie-Pin PB3 (General)
9PB2I/OMultiplex-I/O- & Peripherie-Pin PB2 (General)
10PB1I/OMultiplex-I/O- & Peripherie-Pin PB1 (General)
11PB0I/OMultiplex-I/O- & Peripherie-Pin PB0 (General)
12RUSB0I/OMultiplex-I/O- & Peripherie-Pin RUSB0 (General)
13UDP0I/OMultiplex-I/O- & Peripherie-Pin UDP0 (General)
14UDM0I/OMultiplex-I/O- & Peripherie-Pin UDM0 (General)
15V33USBPowerVersorgungsspannungseingang (V33USB — 3.3V / 5.0V Standard Logic)
16XOI/OMultiplex-I/O- & Peripherie-Pin XO (RTC/CLK)
17XII/OMultiplex-I/O- & Peripherie-Pin XI (RTC/CLK)
18RUSB1I/OMultiplex-I/O- & Peripherie-Pin RUSB1 (General)
19UDP1I/OMultiplex-I/O- & Peripherie-Pin UDP1 (General)
20UDM1I/OMultiplex-I/O- & Peripherie-Pin UDM1 (General)
21V33IO3PowerVersorgungsspannungseingang (V33IO3 — 3.3V / 5.0V Standard Logic)
22GNDGNDMasseanschluss (GND)
23VCOREI/OMultiplex-I/O- & Peripherie-Pin VCORE (General)
24PB11I/OMultiplex-I/O- & Peripherie-Pin PB11 (General)
25PB12I/OMultiplex-I/O- & Peripherie-Pin PB12 (General)
26PB13I/OMultiplex-I/O- & Peripherie-Pin PB13 (General)
27PB8I/OMultiplex-I/O- & Peripherie-Pin PB8 (General)
28PB9I/OMultiplex-I/O- & Peripherie-Pin PB9 (General)
29PB10I/OMultiplex-I/O- & Peripherie-Pin PB10 (General)
30RST#I/OMultiplex-I/O- & Peripherie-Pin RST# (General)
31PA3I/OMultiplex-I/O- & Peripherie-Pin PA3 (General)
32PA4I/OMultiplex-I/O- & Peripherie-Pin PA4 (General)
33PA5I/OMultiplex-I/O- & Peripherie-Pin PA5 (General)
34PA6I/OMultiplex-I/O- & Peripherie-Pin PA6 (General)
35PA7I/OMultiplex-I/O- & Peripherie-Pin PA7 (General)
36PA8I/OMultiplex-I/O- & Peripherie-Pin PA8 (General)
37PA10I/OMultiplex-I/O- & Peripherie-Pin PA10 (General)
38PA11I/OMultiplex-I/O- & Peripherie-Pin PA11 (General)
39V33IO2PowerVersorgungsspannungseingang (V33IO2 — 3.3V / 5.0V Standard Logic)
40PA9I/OMultiplex-I/O- & Peripherie-Pin PA9 (General)
41V33REGPowerVersorgungsspannungseingang (V33REG — 3.3V / 5.0V Standard Logic)
42GNDGNDMasseanschluss (GND)
43VCOREI/OMultiplex-I/O- & Peripherie-Pin VCORE (General)
44PA15I/OMultiplex-I/O- & Peripherie-Pin PA15 (General)
45PA14I/OMultiplex-I/O- & Peripherie-Pin PA14 (General)
46PA13I/OMultiplex-I/O- & Peripherie-Pin PA13 (General)
47PA12I/OMultiplex-I/O- & Peripherie-Pin PA12 (General)
48PA2I/OMultiplex-I/O- & Peripherie-Pin PA2 (General)
PIN 1 PA1
I/O
Multiplex-I/O- & Peripherie-Pin PA1 (SPI)
Designhinweis: PA1:General purposebidirectionaldigitalI/Opin . MOSI1:SPI1serialdatapin hostoutput , . LED1:LEDserialdataline1 . CMD2:SD2controllercommandsignalline . A1:Parallelportaddressline1 .
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 6 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH567L (WCH · LQFP-48(7x7))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH567L (LQFP-48(7x7)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH567L (LQFP-48(7x7)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (48 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH567L (LQFP-48(7x7)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH567L (LQFP-48(7x7)) - 4. Gehäuseabmessungen (D×E×A)
LQFP-48(7x7) · 7.00×7.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH567L (LQFP-48(7x7)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (48 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH567L (LQFP-48(7x7)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (6 Abb. · Seite 1/1)
Zeige 1–6 von 6 unbeschnittenen Originalzeichnungen für CH567
P2 · p02_fig01EXAKTES GEHÄUSE
CH567L (LQFP-48(7x7)) — Figure 2-1 LQFP48 Package Pin Arrangement 1.2 Pin Description
Figure 2-1 LQFP48 Package Pin Arrangement 1.2 Pin Description
P1 · p01_fig01286×191px
CH567L (LQFP-48(7x7)) — Overview
Overview
P2 · p02_fig01P2
CH567L (LQFP-48(7x7)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P6 · p06_fig011771×665px
CH567L (LQFP-48(7x7)) — CH567 Datasheet 5 http://wch.cn
CH567 Datasheet 5 http://wch.cn
P10 · p10_fig011277×515px
CH567L (LQFP-48(7x7)) — easier gat Voc ; Tero oo TIME-OUT . INTERNW AL RESET
easier gat Voc ; Tero oo TIME-OUT . INTERNW AL RESET
P96 · p96_fig011657×1208px
CH567L (LQFP-48(7x7)) — The unit of dimension is mm (millimeters) The pin center spacing is the nominal value, there is no error, and the other dimension error is not greater than ±0.5mm.
The unit of dimension is mm (millimeters) The pin center spacing is the nominal value, there is no error, and the other dimension error is not greater than ±0.5mm.

Elektrische Spezifikationen & Bauteildetails (CH567L)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH567L (LQFP-48(7x7)) ist ein 48-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 7.00 × 7.00 × 1.40 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, UART, SPI, PWM, SDIO, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
120MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
7.00 × 7.00 × 1.40 mm (A1=0.10 mm)
Gehäusefamilie: LQFP (LQFP-48(7x7))
Pinanzahl & RastermaßN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART, SPI, PWM, SDIO, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol48 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint48 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (LQFP-48(7x7))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
7.00 × 7.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.40mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.30 × 1.25 mm
Pins / Gesamt-PadsTopology
48P / 48Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
LQFP-48(7x7)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH567L (LQFP-48(7x7))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH567L (LQFP-48(7x7))?

Das Bauteil CH567L von WCH im LQFP-48(7x7)-Gehäuse besitzt 48 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (PA1: Multiplex-I/O- & Peripherie-Pin PA1 (SPI)), 2 (PA0: Multiplex-I/O- & Peripherie-Pin PA0 (SPI)), 3 (V33IO1: Versorgungsspannungseingang (V33IO1 — 3.3V / 5.0V Standard Logic)), 4 (PB7: Multiplex-I/O- & Peripherie-Pin PB7 (General)), 5 (PB6: Multiplex-I/O- & Peripherie-Pin PB6 (General)), 6 (PB5: Multiplex-I/O- & Peripherie-Pin PB5 (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH567L?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH567L (LQFP-48(7x7)) 7.00 × 7.00 mm bei einem Pitch e = 0.50 mm und 48 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH567L heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH567L (WCH, LQFP-48(7x7)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (48 Pins) & CH567 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1PA1Digital_IOSignalanschluss PA1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI1SERIALDATAPIN. Unterstützte Bus-Schnittstellen: SPI.
2PA0Digital_IOSignalanschluss PA0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI1SERIALCLOCKPIN. Unterstützte Bus-Schnittstellen: SPI.
3V33IO1Power_InPositiver Versorgungseingang (V33IO1) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
4PB7Digital_IOSignalanschluss PB7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB7. Unterstützte Bus-Schnittstellen: General.
5PB6Digital_IOSignalanschluss PB6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB6. Unterstützte Bus-Schnittstellen: General.
6PB5Digital_IOSignalanschluss PB5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB5. Unterstützte Bus-Schnittstellen: General.
7PB4Digital_IOSignalanschluss PB4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB4. Unterstützte Bus-Schnittstellen: General.
8PB3Digital_IOSignalanschluss PB3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB3. Unterstützte Bus-Schnittstellen: General.
9PB2Digital_IOSignalanschluss PB2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB2. Unterstützte Bus-Schnittstellen: General.
10PB1Digital_IOSignalanschluss PB1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB1. Unterstützte Bus-Schnittstellen: General.
11PB0Digital_IOSignalanschluss PB0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB0. Unterstützte Bus-Schnittstellen: General.
12RUSB0Digital_IOSignalanschluss RUSB0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RUSB0. Unterstützte Bus-Schnittstellen: General.
13UDP0Digital_IOSignalanschluss UDP0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UDP0. Unterstützte Bus-Schnittstellen: General.
14UDM0Digital_IOSignalanschluss UDM0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UDM0. Unterstützte Bus-Schnittstellen: General.
15V33USBPower_InPositiver Versorgungseingang (V33USB) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
16XODigital_IOSignalanschluss XO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XO. Unterstützte Bus-Schnittstellen: RTC/CLK.
17XIDigital_IOSignalanschluss XI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XI. Unterstützte Bus-Schnittstellen: RTC/CLK.
18RUSB1Digital_IOSignalanschluss RUSB1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RUSB1. Unterstützte Bus-Schnittstellen: General.
19UDP1Digital_IOSignalanschluss UDP1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UDP1. Unterstützte Bus-Schnittstellen: General.
20UDM1Digital_IOSignalanschluss UDM1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UDM1. Unterstützte Bus-Schnittstellen: General.
21V33IO3Power_InPositiver Versorgungseingang (V33IO3) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
22GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
23VCOREDigital_IOSignalanschluss VCORE (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VCORE. Unterstützte Bus-Schnittstellen: General.
24PB11Digital_IOSignalanschluss PB11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB11. Unterstützte Bus-Schnittstellen: General.
25PB12Digital_IOSignalanschluss PB12 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB12. Unterstützte Bus-Schnittstellen: General.
26PB13Digital_IOSignalanschluss PB13 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB13. Unterstützte Bus-Schnittstellen: General.
27PB8Digital_IOSignalanschluss PB8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB8. Unterstützte Bus-Schnittstellen: General.
28PB9Digital_IOSignalanschluss PB9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB9. Unterstützte Bus-Schnittstellen: General.
29PB10Digital_IOSignalanschluss PB10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB10. Unterstützte Bus-Schnittstellen: General.
30RST#Digital_IOSignalanschluss RST# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RST#. Unterstützte Bus-Schnittstellen: General.
31PA3Digital_IOSignalanschluss PA3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA3. Unterstützte Bus-Schnittstellen: General.
32PA4Digital_IOSignalanschluss PA4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA4. Unterstützte Bus-Schnittstellen: General.
33PA5Digital_IOSignalanschluss PA5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA5. Unterstützte Bus-Schnittstellen: General.
34PA6Digital_IOSignalanschluss PA6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA6. Unterstützte Bus-Schnittstellen: General.
35PA7Digital_IOSignalanschluss PA7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA7. Unterstützte Bus-Schnittstellen: General.
36PA8Digital_IOSignalanschluss PA8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA8. Unterstützte Bus-Schnittstellen: General.
37PA10Digital_IOSignalanschluss PA10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA10. Unterstützte Bus-Schnittstellen: General.
38PA11Digital_IOSignalanschluss PA11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA11. Unterstützte Bus-Schnittstellen: General.
39V33IO2Power_InPositiver Versorgungseingang (V33IO2) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
40PA9Digital_IOSignalanschluss PA9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA9. Unterstützte Bus-Schnittstellen: General.
41V33REGPower_InPositiver Versorgungseingang (V33REG) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
42GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
43VCOREDigital_IOSignalanschluss VCORE (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VCORE. Unterstützte Bus-Schnittstellen: General.
44PA15Digital_IOSignalanschluss PA15 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA15. Unterstützte Bus-Schnittstellen: General.
45PA14Digital_IOSignalanschluss PA14 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA14. Unterstützte Bus-Schnittstellen: General.
46PA13Digital_IOSignalanschluss PA13 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA13. Unterstützte Bus-Schnittstellen: General.
47PA12Digital_IOSignalanschluss PA12 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA12. Unterstützte Bus-Schnittstellen: General.
48PA2Digital_IOSignalanschluss PA2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA2. Unterstützte Bus-Schnittstellen: General.
EntdeckenBauteileGehäuseHerstellerUpload