ChipDocs.org
⌘K
2284 部品PDFアップロード
C2911485 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) — Symbol, Footprint IPC-7351B & 3D STEP Model

C2911485

SemiconductorQFP-48_L7.0-W7.0-P0.50-LS9.0-BL · 48 ピン · Pitch 0.50mmIPC TOLERANCE VARIATION5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · C2911485 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL)1VBAT2PC13-TAMPER-3PC14-OSC32_I4PC15-OSC32_O5PD0-OSC_IN6PD1-OSC_OUT7NRST8VSSA9VDDA10PA0-WKUP11PA112PA213PA314PA415PA516PA617PA718PB019PB120PB221PB1022PB1123VSS_124VDD_148VDD_347VSS_346PB945PB844BOOT043PB742PB641PB540PB439PB338PA1537PA1436VDD_235VSS_234PA1333PA1232PA1131PA1030PA929PA828PB1527PB1426PB1325PB12Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.235.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748E=7.00mm · Pitch e=0.50mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (48/48)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VBATPower電源供給入力 (VBAT — 3.3V / 5.0V Standard Logic)
2PC13-TAMPER-RTCI/OマルチプレクスI/O・ペリフェラル端子 PC13-TAMPER-RTC (RTC/CLK)
3PC14-OSC32_INI/OマルチプレクスI/O・ペリフェラル端子 PC14-OSC32_IN (RTC/CLK)
4PC15-OSC32_OUTI/OマルチプレクスI/O・ペリフェラル端子 PC15-OSC32_OUT (RTC/CLK)
5PD0-OSC_INI/OマルチプレクスI/O・ペリフェラル端子 PD0-OSC_IN (RTC/CLK)
6PD1-OSC_OUTI/OマルチプレクスI/O・ペリフェラル端子 PD1-OSC_OUT (RTC/CLK)
7NRSTIシステムイネーブル・ハードウェアリセット (NRST)
8VSSAGNDグラウンド基準端子 (VSSA)
9VDDAPower電源供給入力 (VDDA — 3.3V / 5.0V Standard Logic)
10PA0-WKUPI/OマルチプレクスI/O・ペリフェラル端子 PA0-WKUP (General)
11PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (General)
12PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (General)
13PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (General)
14PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (General)
15PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (General)
16PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (General)
17PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (General)
18PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (General)
19PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (General)
20PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (General)
21PB10I/OマルチプレクスI/O・ペリフェラル端子 PB10 (General)
22PB11I/OマルチプレクスI/O・ペリフェラル端子 PB11 (General)
23VSS_1GNDグラウンド基準端子 (VSS_1)
24VDD_1Power電源供給入力 (VDD_1 — 3.3V / 5.0V Standard Logic)
25PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (General)
26PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (General)
27PB14I/OマルチプレクスI/O・ペリフェラル端子 PB14 (General)
28PB15I/OマルチプレクスI/O・ペリフェラル端子 PB15 (General)
29PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (General)
30PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (General)
31PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (General)
32PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (General)
33PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (General)
34PA13I/OマルチプレクスI/O・ペリフェラル端子 PA13 (General)
35VSS_2GNDグラウンド基準端子 (VSS_2)
36VDD_2Power電源供給入力 (VDD_2 — 3.3V / 5.0V Standard Logic)
37PA14I/OマルチプレクスI/O・ペリフェラル端子 PA14 (General)
38PA15I/OマルチプレクスI/O・ペリフェラル端子 PA15 (General)
39PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (General)
40PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (General)
41PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (General)
42PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (General)
43PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (General)
44BOOT0I入力専用端子 BOOT0 (General)
45PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (General)
46PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (General)
47VSS_3GNDグラウンド基準端子 (VSS_3)
48VDD_3Power電源供給入力 (VDD_3 — 3.3V / 5.0V Standard Logic)
PIN 1 VBAT
Power
電源供給入力 (VBAT — 3.3V / 5.0V Standard Logic)
設計上の注意点: Primary positive power supply input (VBAT) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: C2911485 (Semiconductor · QFP-48_L7.0-W7.0-P0.50-LS9.0-BL)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
C2911485 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
C2911485 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (48ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
C2911485 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
C2911485 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) - 4. パッケージ外形寸法図 (D×E×A)
QFP-48_L7.0-W7.0-P0.50-LS9.0-BL · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
C2911485 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) - 5. 推奨PCBフットプリント
IPC-7351B パッド (48 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
C2911485 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›

電気仕様 & 部品詳細スペック (C2911485)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:C2911485 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 1.20 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 1.20 mm (A1=0.10 mm)
パッケージ系列: TQFP (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL)
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル48 ピン自動バス分類
OK
IPC-7351B フットプリント48 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.20mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 1.25 mm
ピン数 / 総パッド数Topology
48P / 48Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFP-48_L7.0-W7.0-P0.50-LS9.0-BL
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — C2911485 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

C2911485 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) のピン配置 (Pinout) および電源電圧仕様は？

Semiconductor 製 C2911485 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL パッケージ) は全 48 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VBAT: 電源供給入力 (VBAT — 3.3V / 5.0V Standard Logic)), 2 (PC13-TAMPER-RTC: マルチプレクスI/O・ペリフェラル端子 PC13-TAMPER-RTC (RTC/CLK)), 3 (PC14-OSC32_IN: マルチプレクスI/O・ペリフェラル端子 PC14-OSC32_IN (RTC/CLK)), 4 (PC15-OSC32_OUT: マルチプレクスI/O・ペリフェラル端子 PC15-OSC32_OUT (RTC/CLK)), 5 (PD0-OSC_IN: マルチプレクスI/O・ペリフェラル端子 PD0-OSC_IN (RTC/CLK)), 6 (PD1-OSC_OUT: マルチプレクスI/O・ペリフェラル端子 PD1-OSC_OUT (RTC/CLK))。

C2911485 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、C2911485 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 48 パッドで構成されています。

C2911485 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの C2911485 (Semiconductor, QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (48 ピン) & STM32F103 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VBATPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 5.5V) です。
2PC13-TAMPER-RTCDigital_IO信号端子 PC13-TAMPER-RTC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC13-TAMPER-RTC。対応バス/インターフェース: RTC/CLK。
3PC14-OSC32_INDigital_IO信号端子 PC14-OSC32_IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC14-OSC32_IN。対応バス/インターフェース: RTC/CLK。
4PC15-OSC32_OUTDigital_IO信号端子 PC15-OSC32_OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC15-OSC32_OUT。対応バス/インターフェース: RTC/CLK。
5PD0-OSC_INDigital_IO信号端子 PD0-OSC_IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD0-OSC_IN。対応バス/インターフェース: RTC/CLK。
6PD1-OSC_OUTDigital_IO信号端子 PD1-OSC_OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD1-OSC_OUT。対応バス/インターフェース: RTC/CLK。
7NRSTDigital_IOローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
8VSSAGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSA) です。
9VDDAPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 5.5V) です。
10PA0-WKUPDigital_IO信号端子 PA0-WKUP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0-WKUP。対応バス/インターフェース: General。
11PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA1。対応バス/インターフェース: General。
12PA2Digital_IO信号端子 PA2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA2。対応バス/インターフェース: General。
13PA3Digital_IO信号端子 PA3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA3。対応バス/インターフェース: General。
14PA4Digital_IO信号端子 PA4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA4。対応バス/インターフェース: General。
15PA5Digital_IO信号端子 PA5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA5。対応バス/インターフェース: General。
16PA6Digital_IO信号端子 PA6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA6。対応バス/インターフェース: General。
17PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7。対応バス/インターフェース: General。
18PB0Digital_IO信号端子 PB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB0。対応バス/インターフェース: General。
19PB1Digital_IO信号端子 PB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB1。対応バス/インターフェース: General。
20PB2Digital_IO信号端子 PB2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB2。対応バス/インターフェース: General。
21PB10Digital_IO信号端子 PB10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB10。対応バス/インターフェース: General。
22PB11Digital_IO信号端子 PB11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB11。対応バス/インターフェース: General。
23VSS_1GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_1) です。
24VDD_1Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_1、最大定格: 5.5V) です。
25PB12Digital_IO信号端子 PB12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB12。対応バス/インターフェース: General。
26PB13Digital_IO信号端子 PB13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB13。対応バス/インターフェース: General。
27PB14Digital_IO信号端子 PB14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB14。対応バス/インターフェース: General。
28PB15Digital_IO信号端子 PB15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB15。対応バス/インターフェース: General。
29PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA8。対応バス/インターフェース: General。
30PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA9。対応バス/インターフェース: General。
31PA10Digital_IO信号端子 PA10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA10。対応バス/インターフェース: General。
32PA11Digital_IO信号端子 PA11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA11。対応バス/インターフェース: General。
33PA12Digital_IO信号端子 PA12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA12。対応バス/インターフェース: General。
34PA13Digital_IO信号端子 PA13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA13。対応バス/インターフェース: General。
35VSS_2GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_2) です。
36VDD_2Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_2、最大定格: 5.5V) です。
37PA14Digital_IO信号端子 PA14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA14。対応バス/インターフェース: General。
38PA15Digital_IO信号端子 PA15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA15。対応バス/インターフェース: General。
39PB3Digital_IO信号端子 PB3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
40PB4Digital_IO信号端子 PB4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
41PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
42PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB6。対応バス/インターフェース: General。
43PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB7。対応バス/インターフェース: General。
44BOOT0Digital_IO信号端子 BOOT0（方向: I、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: BOOT0。対応バス/インターフェース: General。
45PB8Digital_IO信号端子 PB8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB8。対応バス/インターフェース: General。
46PB9Digital_IO信号端子 PB9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB9。対応バス/インターフェース: General。
47VSS_3GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_3) です。
48VDD_3Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_3、最大定格: 5.5V) です。
探索部品パッケージメーカーアップロード