ChipDocs.org
⌘K
2284 器件上传PDF
CH9143 (QFN-28-EP(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH9143

WCHID: C2887252QFN-28-EP(4x4) · 29 引脚 · Pitch 0.50mmIPC TOLERANCE VARIATION5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · CH9143 (QFN-28-EP(4x4))1X32KO2X32KI3VDD_D4VSW5VCC6LED7DSR#8AT9RELOAD /BLES10FCE11DTR#12UD+13UD -14TXD15RXD29GND28CTS#27RI#26DCD#25RTS#24BLE_MOD E23SWREG_E N22VDD_A21ANT20VINTA19X32MI18X32MO17TNOW16RST#Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.225.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4mm
2. 2D封装焊盘
1234567891011121314151617181920212223242526272829E=4.00mm · Pitch e=0.50mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D实体模型
封装外形: 4.00mm × 4.00mm · 间距 Pitch: 0.50mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (29/29)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1X32KOI/O多功能复用 I/O 与外设引脚 X32KO (RTC/CLK)
2X32KII/O多功能复用 I/O 与外设引脚 X32KI (RTC/CLK)
3VDD_DPower正电源供电引脚 (VDD_D — 3.3V / 5.0V Standard Logic)
4VSWI/O多功能复用 I/O 与外设引脚 VSW (General)
5VCCPower正电源供电引脚 (VCC — 3.3V / 5.0V Standard Logic)
6LEDI/O多功能复用 I/O 与外设引脚 LED (General)
7DSR#I/O多功能复用 I/O 与外设引脚 DSR# (UART)
8ATI/O多功能复用 I/O 与外设引脚 AT (General)
9RELOAD /BLESTAI/O多功能复用 I/O 与外设引脚 RELOAD /BLESTA (General)
10FCEI/O多功能复用 I/O 与外设引脚 FCE (General)
11DTR#I/O多功能复用 I/O 与外设引脚 DTR# (UART)
12UD+I/O多功能复用 I/O 与外设引脚 UD+ (USB)
13UD -I/O多功能复用 I/O 与外设引脚 UD - (General)
14TXDI/O多功能复用 I/O 与外设引脚 TXD (UART)
15RXDI/O多功能复用 I/O 与外设引脚 RXD (UART)
16RST#I/O多功能复用 I/O 与外设引脚 RST# (General)
17TNOWI/O多功能复用 I/O 与外设引脚 TNOW (General)
18X32MOI/O多功能复用 I/O 与外设引脚 X32MO (General)
19X32MII/O多功能复用 I/O 与外设引脚 X32MI (General)
20VINTAPower正电源供电引脚 (VINTA — 3.3V / 5.0V Standard Logic)
21ANTI/O多功能复用 I/O 与外设引脚 ANT (General)
22VDD_APower正电源供电引脚 (VDD_A — 3.3V / 5.0V Standard Logic)
23SWREG_E NI/O多功能复用 I/O 与外设引脚 SWREG_E N (General)
24BLE_MOD EI/O多功能复用 I/O 与外设引脚 BLE_MOD E (General)
25RTS#I/O多功能复用 I/O 与外设引脚 RTS# (UART)
26DCD#I/O多功能复用 I/O 与外设引脚 DCD# (General)
27RI#I/O多功能复用 I/O 与外设引脚 RI# (General)
28CTS#I/O多功能复用 I/O 与外设引脚 CTS# (UART)
29GNDGND电源参考地引脚 (GND)
PIN 1 X32KO
I/O
多功能复用 I/O 与外设引脚 X32KO (RTC/CLK)
PCB布线建议: Inverted output of low-frequency crystal oscillator
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 5 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: CH9143 (WCH · QFN-28-EP(4x4))
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
CH9143 (QFN-28-EP(4x4)) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
CH9143 (QFN-28-EP(4x4)) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (29 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
CH9143 (QFN-28-EP(4x4)) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
CH9143 (QFN-28-EP(4x4)) - 4. 封装机械外形图 (D×E×A)
QFN-28-EP(4x4) · 4.00×4.00mm · 节距 0.50mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
CH9143 (QFN-28-EP(4x4)) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (29 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
CH9143 (QFN-28-EP(4x4)) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (5 张图纸 · 第 1/1 页)
显示第 1–5 张，共 5 张完整原图 (来自 CH9143 系列)
P1 · p01_fig011602×496px
CH9143 (QFN-28-EP(4x4)) — Figure 1 Block diagram of serial communication between CH9143 USB interface and BLE
Figure 1 Block diagram of serial communication between CH9143 USB interface and BLE
P2 · p02_fig011571×527px
CH9143 (QFN-28-EP(4x4)) — Figure 3 Block diagram of serial communication between USB hosts through CH9143 in BLE master-slave mode 2. Features
Figure 3 Block diagram of serial communication between USB hosts through CH9143 in BLE master-slave mode 2. Features
P3 · p03_fig01783×783px
CH9143 (QFN-28-EP(4x4)) — 4. Package
4. Package
P3 · p03_fig01P3
CH9143 (QFN-28-EP(4x4)) — Datasheet Page 3 (p03_fig01)
Datasheet Page 3 (p03_fig01)
P4 · p04_fig011798×374px
CH9143 (QFN-28-EP(4x4)) — Please refer to the following table for descriptions of UUIDs. | UUID Property Description | 0xFFF1 Notify | The data received by UART is transmitted to the host through this | channel, and the host needs to enable notification. The data wi
Please refer to the following table for descriptions of UUIDs. | UUID Property Description | 0xFFF1 Notify | The data received by UART is transmitted to the host through this | channel, and the host needs to enable notification. The data wi

电气参数与元器件规格详情 (CH9143)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:CH9143 (QFN-28-EP(4x4)) 是一款 28 引脚的标准电子与连接器元件，机械封装尺寸为 4.00 × 4.00 × 0.85 mm（引脚间距 e = 0.40 mm）。工作电压范围 1.8V ~ 5.5V (Theo Datasheet)，工作温度 -40°C ~ +85°C (Industrial Grade)，内置 Bluetooth / BLE, USB, UART, RTC/CLK 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C ~ +85°C (Industrial Grade)
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
DC / Broadband Passive
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
封装类型：QFN (QFN-28-EP(4x4))
引脚总数与中心间距N / e
28 Pins | Pitch e = 0.40 mm (15.7 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
Bluetooth / BLE, USB, UART, RTC/CLK
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号29 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘29 个焊盘 · 节距 0.50mm
OK
IPC-7525 60% 钢网开窗EPAD 2.70×2.70mm 网格开窗
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (QFN-28-EP(4x4))

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
4.00 × 4.00 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=0.85mm · e=0.50mm
焊盘尺寸 (W × L)Level B
0.28 × 0.80 mm
引脚数 / 总焊盘数Topology
29P / 29Pad (QUAD_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
QFN-28-EP(4x4)
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — CH9143 (QFN-28-EP(4x4))

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

CH9143 (QFN-28-EP(4x4)) 的引脚排列 (Pinout) 与供电电压参数是什么？

WCH 生产的 CH9143 采用 QFN-28-EP(4x4) 封装，共 29 脚，引脚间距 0.50 mm。主要引脚包括：1 (X32KO: 多功能复用 I/O 与外设引脚 X32KO (RTC/CLK)), 2 (X32KI: 多功能复用 I/O 与外设引脚 X32KI (RTC/CLK)), 3 (VDD_D: 正电源供电引脚 (VDD_D — 3.3V / 5.0V Standard Logic)), 4 (VSW: 多功能复用 I/O 与外设引脚 VSW (General)), 5 (VCC: 正电源供电引脚 (VCC — 3.3V / 5.0V Standard Logic)), 6 (LED: 多功能复用 I/O 与外设引脚 LED (General))。

CH9143 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，CH9143 (QFN-28-EP(4x4)) 本体轮廓为 4.00 × 4.00 mm，引脚间距 e = 0.50 mm，共计 29 个铜箔焊盘，附带中心散热焊盘 (EPAD) 2.70 × 2.70 mm (遵循 IPC-7525 60% 钢网开窗)。

哪里可以下载 CH9143 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 CH9143 (WCH, QFN-28-EP(4x4)) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (29 脚) 与 CH9143 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1X32KODigital_IO信号引脚 X32KO（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：X32KO。支持总线接口：RTC/CLK。
2X32KIDigital_IO信号引脚 X32KI（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：X32KI。支持总线接口：RTC/CLK。
3VDD_DPower_In主供电输入引脚 (VDD_D)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
4VSWDigital_IO信号引脚 VSW（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：VSW。支持总线接口：General。
5VCCPower_In主供电输入引脚 (VCC)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
6LEDDigital_IO信号引脚 LED（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：LED。支持总线接口：General。
7DSR#Digital_IO信号引脚 DSR#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DSR#。支持总线接口：UART。
8ATDigital_IO信号引脚 AT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：AT。支持总线接口：General。
9RELOAD /BLESTADigital_IO信号引脚 RELOAD /BLESTA（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RELOAD /BLESTA。支持总线接口：General。
10FCEDigital_IO信号引脚 FCE（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：FCE。支持总线接口：General。
11DTR#Digital_IO信号引脚 DTR#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DTR#。支持总线接口：UART。
12UD+Digital_IO信号引脚 UD+（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：UD+。支持总线接口：USB。
13UD -Digital_IO信号引脚 UD -（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：UD -。支持总线接口：General。
14TXDDigital_IO信号引脚 TXD（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TXD。支持总线接口：UART。
15RXDDigital_IO信号引脚 RXD（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RXD。支持总线接口：UART。
16RST#Digital_IO信号引脚 RST#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RST#。支持总线接口：General。
17TNOWDigital_IO信号引脚 TNOW（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TNOW。支持总线接口：General。
18X32MODigital_IO信号引脚 X32MO（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：X32MO。支持总线接口：General。
19X32MIDigital_IO信号引脚 X32MI（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：X32MI。支持总线接口：General。
20VINTAPower_In主供电输入引脚 (VINTA)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
21ANTRF_50Ohm信号引脚 ANT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：ANT。支持总线接口：General。
22VDD_APower_In主供电输入引脚 (VDD_A)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
23SWREG_E NDigital_IO信号引脚 SWREG_E N（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SWREG_E N。支持总线接口：General。
24BLE_MOD EDigital_IO信号引脚 BLE_MOD E（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：BLE_MOD E。支持总线接口：General。
25RTS#Digital_IO信号引脚 RTS#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RTS#。支持总线接口：UART。
26DCD#Digital_IO信号引脚 DCD#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DCD#。支持总线接口：General。
27RI#Digital_IO信号引脚 RI#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RI#。支持总线接口：General。
28CTS#Digital_IO信号引脚 CTS#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：CTS#。支持总线接口：UART。
29GNDGND0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
探索器件库封装厂商上传