CH555L (LQFP-48(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH555L

WCHID: C2761355LQFP-48(7x7) · 48 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH555L (LQFP-48(7x7))1P1.6/MISO/RX2PL.7/SCK/TXD3P6.4/DCO4P3.0/RXD5P4.56P4.47P3.1/TXD8P3.2/INT09P3.3/INT110P3.4/T011P3.5/T1/MOSI12P3.6/MISO113P3.7/SCK114P4.315P4.216P4.617P4.718P7.0/XI19P7.1/XO/RST#20P4.121P4.022P2.023P2.124P2.248P1.5/MOSI/AI47P1.4/SCS/AIN46P1.3/AIN345P1.2/INT0_/A44P1.1/T2EX/CA43P1.0/T2/CAP142V3341GND/VSS40VDD39P0.0/SCL0/AI38P0.1/SDA0/AI37P0.2/RXD_/AI36P0.3/TXD_/AI35P0.4/AIN1234P0.5/AIN1333P0.632P0.731P6.0/DM30P6.1/DP29P2.7/TXD128P2.6/RXD127P2.5/T2EX_/C26P2.4/T2_/CAP25P2.3Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.235.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748E=7.00mm · Pitch e=0.50mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (48/48)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1P1.6/MISO/RXD1_/AIN6I/OマルチプレクスI/O・ペリフェラル端子 P1.6/MISO/RXD1_/AIN6 (UART, SPI, ADC)
2PL.7/SCK/TXD1_/AIN7I/OマルチプレクスI/O・ペリフェラル端子 PL.7/SCK/TXD1_/AIN7 (UART, SPI, ADC)
3P6.4/DCOI/OマルチプレクスI/O・ペリフェラル端子 P6.4/DCO (General)
4P3.0/RXDI/OマルチプレクスI/O・ペリフェラル端子 P3.0/RXD (UART)
5P4.5I/OマルチプレクスI/O・ペリフェラル端子 P4.5 (General)
6P4.4I/OマルチプレクスI/O・ペリフェラル端子 P4.4 (General)
7P3.1/TXDI/OマルチプレクスI/O・ペリフェラル端子 P3.1/TXD (UART)
8P3.2/INT0I/OマルチプレクスI/O・ペリフェラル端子 P3.2/INT0 (General)
9P3.3/INT1I/OマルチプレクスI/O・ペリフェラル端子 P3.3/INT1 (General)
10P3.4/T0I/OマルチプレクスI/O・ペリフェラル端子 P3.4/T0 (General)
11P3.5/T1/MOSI1I/OマルチプレクスI/O・ペリフェラル端子 P3.5/T1/MOSI1 (SPI)
12P3.6/MISO1I/OマルチプレクスI/O・ペリフェラル端子 P3.6/MISO1 (SPI)
13P3.7/SCK1I/OマルチプレクスI/O・ペリフェラル端子 P3.7/SCK1 (SPI)
14P4.3I/OマルチプレクスI/O・ペリフェラル端子 P4.3 (General)
15P4.2I/OマルチプレクスI/O・ペリフェラル端子 P4.2 (General)
16P4.6I/OマルチプレクスI/O・ペリフェラル端子 P4.6 (General)
17P4.7I/OマルチプレクスI/O・ペリフェラル端子 P4.7 (General)
18P7.0/XII/OマルチプレクスI/O・ペリフェラル端子 P7.0/XI (RTC/CLK)
19P7.1/XO/RST#/ALE_I/OマルチプレクスI/O・ペリフェラル端子 P7.1/XO/RST#/ALE_ (RTC/CLK)
20P4.1I/OマルチプレクスI/O・ペリフェラル端子 P4.1 (General)
21P4.0I/OマルチプレクスI/O・ペリフェラル端子 P4.0 (General)
22P2.0I/OマルチプレクスI/O・ペリフェラル端子 P2.0 (General)
23P2.1I/OマルチプレクスI/O・ペリフェラル端子 P2.1 (General)
24P2.2I/OマルチプレクスI/O・ペリフェラル端子 P2.2 (General)
25P2.3I/OマルチプレクスI/O・ペリフェラル端子 P2.3 (General)
26P2.4/T2_/CAP1_I/OマルチプレクスI/O・ペリフェラル端子 P2.4/T2_/CAP1_ (General)
27P2.5/T2EX_/CAP2_I/OマルチプレクスI/O・ペリフェラル端子 P2.5/T2EX_/CAP2_ (General)
28P2.6/RXD1I/OマルチプレクスI/O・ペリフェラル端子 P2.6/RXD1 (UART)
29P2.7/TXD1I/OマルチプレクスI/O・ペリフェラル端子 P2.7/TXD1 (UART)
30P6.1/DPI/OマルチプレクスI/O・ペリフェラル端子 P6.1/DP (General)
31P6.0/DMI/OマルチプレクスI/O・ペリフェラル端子 P6.0/DM (General)
32P0.7I/OマルチプレクスI/O・ペリフェラル端子 P0.7 (General)
33P0.6I/OマルチプレクスI/O・ペリフェラル端子 P0.6 (General)
34P0.5/AIN13I/OマルチプレクスI/O・ペリフェラル端子 P0.5/AIN13 (ADC)
35P0.4/AIN12I/OマルチプレクスI/O・ペリフェラル端子 P0.4/AIN12 (ADC)
36P0.3/TXD_/AIN11I/OマルチプレクスI/O・ペリフェラル端子 P0.3/TXD_/AIN11 (UART, ADC)
37P0.2/RXD_/AIN10I/OマルチプレクスI/O・ペリフェラル端子 P0.2/RXD_/AIN10 (UART, ADC)
38P0.1/SDA0/AIN9I/OマルチプレクスI/O・ペリフェラル端子 P0.1/SDA0/AIN9 (I2C, ADC)
39P0.0/SCL0/AIN8I/OマルチプレクスI/O・ペリフェラル端子 P0.0/SCL0/AIN8 (I2C, ADC)
40VDDPower電源供給入力 (VDD — 4.5V ~ 16.0V VCC)
41GND/VSSGNDグラウンド基準端子 (GND/VSS)
42V33Power電源供給入力 (V33 — 4.5V ~ 16.0V VCC)
43P1.0/T2/CAP1/AIN0I/OマルチプレクスI/O・ペリフェラル端子 P1.0/T2/CAP1/AIN0 (ADC)
44P1.1/T2EX/CAP2/AIN1I/OマルチプレクスI/O・ペリフェラル端子 P1.1/T2EX/CAP2/AIN1 (ADC)
45P1.2/INT0_/AIN2I/OマルチプレクスI/O・ペリフェラル端子 P1.2/INT0_/AIN2 (ADC)
46P1.3/AIN3I/OマルチプレクスI/O・ペリフェラル端子 P1.3/AIN3 (ADC)
47P1.4/SCS/AIN4I/OマルチプレクスI/O・ペリフェラル端子 P1.4/SCS/AIN4 (ADC)
48P1.5/MOSI/AIN5I/OマルチプレクスI/O・ペリフェラル端子 P1.5/MOSI/AIN5 (SPI, ADC)
PIN 1 P1.6/MISO/RXD1_/AIN6
I/O
マルチプレクスI/O・ペリフェラル端子 P1.6/MISO/RXD1_/AIN6 (UART, SPI, ADC)
設計上の注意点: Signal terminal P1.6/MISO/RXD1_/AIN6 (I/O, 4.5V ~ 16.0V VCC domain). Multiplexed alternate functions: P1.6/MISO/RXD1_/AIN6. Supported peripheral buses: UART, SPI, ADC.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 13 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH555L (WCH · LQFP-48(7x7))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH555L (LQFP-48(7x7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH555L (LQFP-48(7x7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (48ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH555L (LQFP-48(7x7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH555L (LQFP-48(7x7)) - 4. パッケージ外形寸法図 (D×E×A)
LQFP-48(7x7) · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH555L (LQFP-48(7x7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (48 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH555L (LQFP-48(7x7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (13 点 · 1/2 ページ)
CH555 シリーズの切り抜きなし原本図面 13 点中 1–12 点目を表示
P1 · p01_fig011736×914px
CH555L (LQFP-48(7x7)) — 2、特点
2、特点
P2 · p02_fig01958×958px
CH555L (LQFP-48(7x7)) — P1.5/MOSI/AIN5 48 | P1.6/MISO/RXD1_/AIN6 1 | P1.7/SCK/TXD1_/AIN7 2 | P6.4/DCO 3 | P3.0/RXD 4 | P4.4 6 | P3.1/TXD 7 | P3.2/INT0 8 | P3.3/INT1 9 | P3.4/T0 10 | P4.6 16 P4.7 17 | GND/VSS 41 P4.0 21 P2.0 22 P2.1 23 P2.2 24 | P2.3 25 P2.4/T2_/CA
P1.5/MOSI/AIN5 48 | P1.6/MISO/RXD1_/AIN6 1 | P1.7/SCK/TXD1_/AIN7 2 | P6.4/DCO 3 | P3.0/RXD 4 | P4.4 6 | P3.1/TXD 7 | P3.2/INT0 8 | P3.3/INT1 9 | P3.4/T0 10 | P4.6 16 P4.7 17 | GND/VSS 41 P4.0 21 P2.0 22 P2.1 23 P2.2 24 | P2.3 25 P2.4/T2_/CA
P2 · p02_fig01P2
CH555L (LQFP-48(7x7)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P3 · p03_fig011722×1431px
CH555L (LQFP-48(7x7)) — 4、引脚
4、引脚
P20 · p20_fig011731×468px
CH555L (LQFP-48(7x7)) — CH555 手册 20 | 3.3V 或2.8V 包括小于3.6V | 输入外部3.3V 电压到I/O 及电压调整器, | 必须对地接不小于0.1uF 退耦电容 | 短接VDD 输入作为内部USB 电源, 必须对地接不小于0.1uF 退耦电容 | 5V 包括大于3.6V | 输入外部5V 电压到I/O 及电压调整器, | 必须对地接不小于0.1uF 退耦电容 | 内部电压调整器3.3V 输出 及3.3V 内部USB 电源输入, 必须对地接不小于0.1uF 退耦电容 | 在电源
CH555 手册 20 | 3.3V 或2.8V 包括小于3.6V | 输入外部3.3V 电压到I/O 及电压调整器, | 必须对地接不小于0.1uF 退耦电容 | 短接VDD 输入作为内部USB 电源, 必须对地接不小于0.1uF 退耦电容 | 5V 包括大于3.6V | 输入外部5V 电压到I/O 及电压调整器, | 必须对地接不小于0.1uF 退耦电容 | 内部电压调整器3.3V 输出 及3.3V 内部USB 电源输入, 必须对地接不小于0.1uF 退耦电容 | 在电源
P20 · p20_fig021757×2035px
CH555L (LQFP-48(7x7)) — 在电源上电或者系统复位后,CH555 默认处于运行状态。在性能满足要求的前提下,适当降低 系统主频可以降低运行时的功耗。当CH555 完全不需要运行时,可以设置PCON 中的PD 进入睡眠状 态,睡眠状态下可以选择通过USB、UART0、UART1、SPI0 以及部分GPIO 进行外部唤醒。 7.2 电源和睡眠控制寄存器 表7.2.1 电源和睡眠控制寄存器列表 | 名称 地址 描述 复位值 | WDOG_COUNT FFh 看门狗计数寄存器 00h | RESET_KEEP
在电源上电或者系统复位后,CH555 默认处于运行状态。在性能满足要求的前提下,适当降低 系统主频可以降低运行时的功耗。当CH555 完全不需要运行时,可以设置PCON 中的PD 进入睡眠状 态,睡眠状态下可以选择通过USB、UART0、UART1、SPI0 以及部分GPIO 进行外部唤醒。 7.2 电源和睡眠控制寄存器 表7.2.1 电源和睡眠控制寄存器列表 | 名称 地址 描述 复位值 | WDOG_COUNT FFh 看门狗计数寄存器 00h | RESET_KEEP
P20 · p20_fig01P20
CH555L (LQFP-48(7x7)) — Datasheet Page 20 (p20_fig01)
Datasheet Page 20 (p20_fig01)
P30 · p30_fig011757×593px
CH555L (LQFP-48(7x7)) — [7:0] Pm.0~Pm.7 RW Pm.x 引脚状态输入位 PPh
[7:0] Pm.0~Pm.7 RW Pm.x 引脚状态输入位 PPh
P30 · p30_fig021757×591px
CH555L (LQFP-48(7x7)) — 位 名称 访问 描述 复位值
位 名称 访问 描述 复位值
P47 · p47_fig011757×2171px
CH555L (LQFP-48(7x7)) — 位 名称 访问 描述 复位值
位 名称 访问 描述 复位值
P50 · p50_fig011757×1621px
CH555L (LQFP-48(7x7)) — 该CMP 的正相输入端有两种输入选择:当bCMP_PIN=1 时选择经电阻分压连接到上述ADC 模拟输 入通道;当bCMP_PIN=0 时选择经电阻分压输入VDD 电源。反相输入端由MASK_CMP_VREF 选择参考电 压,该CMP 一般主要用于电源电压监测和DC-DC 控制,参考7.2 节。 15.2 ADC 寄存器 表15.2.1 ADC 相关寄存器列表 | 名称 地址 描述 复位值 | ADC_CTRL F3h ADC 控制和状态寄存器 xxh | ADC_DAT_H
该CMP 的正相输入端有两种输入选择:当bCMP_PIN=1 时选择经电阻分压连接到上述ADC 模拟输 入通道;当bCMP_PIN=0 时选择经电阻分压输入VDD 电源。反相输入端由MASK_CMP_VREF 选择参考电 压,该CMP 一般主要用于电源电压监测和DC-DC 控制,参考7.2 节。 15.2 ADC 寄存器 表15.2.1 ADC 相关寄存器列表 | 名称 地址 描述 复位值 | ADC_CTRL F3h ADC 控制和状态寄存器 xxh | ADC_DAT_H
P66 · p66_fig011757×1883px
CH555L (LQFP-48(7x7)) — CH555 手册 66 | IUP3I I2C 引脚带上拉电阻输入端的输入电流 140 280 440 uA | Rsw3 ADC 等模块的模拟开关的导通电阻 600 1000 2500 Ω | Vpot 电源上电复位的门限电压 2.3 2.7 3.0 V | 19.4 时序参数(测试条件:TA=25℃,VDD=5V 或VDD=V33=3.3V,Fsys=12MHz) | 名称 参数说明 最小值 典型值 最大值 单位 | Fxt 外部晶体频率或者XI 输入时钟频率 6 24
CH555 手册 66 | IUP3I I2C 引脚带上拉电阻输入端的输入电流 140 280 440 uA | Rsw3 ADC 等模块的模拟开关的导通电阻 600 1000 2500 Ω | Vpot 电源上电复位的门限电压 2.3 2.7 3.0 V | 19.4 时序参数(测试条件:TA=25℃,VDD=5V 或VDD=V33=3.3V,Fsys=12MHz) | 名称 参数说明 最小值 典型值 最大值 单位 | Fxt 外部晶体频率或者XI 输入时钟频率 6 24
1 / 2 ページ (13 点の抽出図面)

電気仕様 & 部品詳細スペック (CH555L)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
インターフェース変換・クロック/タイマー IC
詳細概要:CH555L (LQFP-48(7x7)) は 48 ピンのインターフェース変換・クロック/タイマー ICで、パッケージ外形は 7.00 × 7.00 × 1.60 mm(ピンピッチ e = 0.50 mm)です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, I2C, ADC, PWM, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
40MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 1.60 mm (A1=0.10 mm)
パッケージ系列: LQFP (LQFP-48(7x7))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, I2C, ADC, PWM, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル48 ピン自動バス分類
OK
IPC-7351B フットプリント48 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (LQFP-48(7x7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.60mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 1.25 mm
ピン数 / 総パッド数Topology
48P / 48Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
C_ctrl
BOM
10nF (0.01µF) Ceramic
0603 / Disc
配線は最短にし、パスコンは電源ピンの直近に配置してください。
C_dec
BOM
100nF Ceramic + 10µF Electrolytic
Radial / 0805
VCC(Pin 8)スイッチング過渡電流バイパス(約 150mA)— Pin 8-1 近傍に配置。
R1, R2 + C_timing
BOM
R1=4.7kΩ, R2=47kΩ, C=100nF
0603 / THT
DISCH (Pin 7), THRES (Pin 6), TRIG (Pin 2) RC タイマ回路 — 未使用時 RESET (Pin 4) は VCC 接続。
SA555P / SE555P
Texas Instruments
100% Drop-in555 タイマ向け 100% Pin-to-Pin DIP-8 互換品。
TLC555CP / LMC555CN
Texas Instruments
100% Drop-in555 タイマ向け 100% Pin-to-Pin DIP-8 互換品。

技術的なよくある質問 (FAQ) — CH555L (LQFP-48(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH555L (LQFP-48(7x7)) のピン配置 (Pinout) および電源電圧仕様は?

WCH 製 CH555L (LQFP-48(7x7) パッケージ) は全 48 ピン構成で、ピンピッチは 0.50 mm です。主なピン:1 (P1.6/MISO/RXD1_/AIN6: マルチプレクスI/O・ペリフェラル端子 P1.6/MISO/RXD1_/AIN6 (UART, SPI, ADC)), 2 (PL.7/SCK/TXD1_/AIN7: マルチプレクスI/O・ペリフェラル端子 PL.7/SCK/TXD1_/AIN7 (UART, SPI, ADC)), 3 (P6.4/DCO: マルチプレクスI/O・ペリフェラル端子 P6.4/DCO (General)), 4 (P3.0/RXD: マルチプレクスI/O・ペリフェラル端子 P3.0/RXD (UART)), 5 (P4.5: マルチプレクスI/O・ペリフェラル端子 P4.5 (General)), 6 (P4.4: マルチプレクスI/O・ペリフェラル端子 P4.4 (General))。

CH555L の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH555L (LQFP-48(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 48 パッドで構成されています。

CH555L の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH555L (WCH, LQFP-48(7x7)) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (48 ピン) & CH555 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1P1.6/MISO/RXD1_/AIN6Digital_IO信号端子 P1.6/MISO/RXD1_/AIN6(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P1.6/MISO/RXD1_/AIN6。対応バス/インターフェース: UART, SPI, ADC。
2PL.7/SCK/TXD1_/AIN7Digital_IO信号端子 PL.7/SCK/TXD1_/AIN7(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: PL.7/SCK/TXD1_/AIN7。対応バス/インターフェース: UART, SPI, ADC。
3P6.4/DCODigital_IO信号端子 P6.4/DCO(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P6.4/DCO。対応バス/インターフェース: General。
4P3.0/RXDDigital_IO信号端子 P3.0/RXD(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P3.0/RXD。対応バス/インターフェース: UART。
5P4.5Digital_IO信号端子 P4.5(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P4.5。対応バス/インターフェース: General。
6P4.4Digital_IO信号端子 P4.4(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P4.4。対応バス/インターフェース: General。
7P3.1/TXDDigital_IO信号端子 P3.1/TXD(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P3.1/TXD。対応バス/インターフェース: UART。
8P3.2/INT0Digital_IO信号端子 P3.2/INT0(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P3.2/INT0。対応バス/インターフェース: General。
9P3.3/INT1Digital_IO信号端子 P3.3/INT1(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P3.3/INT1。対応バス/インターフェース: General。
10P3.4/T0Digital_IO信号端子 P3.4/T0(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P3.4/T0。対応バス/インターフェース: General。
11P3.5/T1/MOSI1Digital_IO信号端子 P3.5/T1/MOSI1(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P3.5/T1/MOSI1。対応バス/インターフェース: SPI。
12P3.6/MISO1Digital_IO信号端子 P3.6/MISO1(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P3.6/MISO1。対応バス/インターフェース: SPI。
13P3.7/SCK1Digital_IO信号端子 P3.7/SCK1(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P3.7/SCK1。対応バス/インターフェース: SPI。
14P4.3Digital_IO信号端子 P4.3(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P4.3。対応バス/インターフェース: General。
15P4.2Digital_IO信号端子 P4.2(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P4.2。対応バス/インターフェース: General。
16P4.6Digital_IO信号端子 P4.6(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P4.6。対応バス/インターフェース: General。
17P4.7Digital_IO信号端子 P4.7(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P4.7。対応バス/インターフェース: General。
18P7.0/XIDigital_IO信号端子 P7.0/XI(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P7.0/XI。対応バス/インターフェース: RTC/CLK。
19P7.1/XO/RST#/ALE_Digital_IO信号端子 P7.1/XO/RST#/ALE_(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P7.1/XO/RST#/ALE_。対応バス/インターフェース: RTC/CLK。
20P4.1Digital_IO信号端子 P4.1(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P4.1。対応バス/インターフェース: General。
21P4.0Digital_IO信号端子 P4.0(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P4.0。対応バス/インターフェース: General。
22P2.0Digital_IO信号端子 P2.0(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P2.0。対応バス/インターフェース: General。
23P2.1Digital_IO信号端子 P2.1(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P2.1。対応バス/インターフェース: General。
24P2.2Digital_IO信号端子 P2.2(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P2.2。対応バス/インターフェース: General。
25P2.3Digital_IO信号端子 P2.3(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P2.3。対応バス/インターフェース: General。
26P2.4/T2_/CAP1_Digital_IO信号端子 P2.4/T2_/CAP1_(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P2.4/T2_/CAP1_。対応バス/インターフェース: General。
27P2.5/T2EX_/CAP2_Digital_IO信号端子 P2.5/T2EX_/CAP2_(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P2.5/T2EX_/CAP2_。対応バス/インターフェース: General。
28P2.6/RXD1Digital_IO信号端子 P2.6/RXD1(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P2.6/RXD1。対応バス/インターフェース: UART。
29P2.7/TXD1Digital_IO信号端子 P2.7/TXD1(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P2.7/TXD1。対応バス/インターフェース: UART。
30P6.1/DPDigital_IO信号端子 P6.1/DP(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P6.1/DP。対応バス/インターフェース: General。
31P6.0/DMDigital_IO信号端子 P6.0/DM(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P6.0/DM。対応バス/インターフェース: General。
32P0.7Digital_IO信号端子 P0.7(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P0.7。対応バス/インターフェース: General。
33P0.6Digital_IO信号端子 P0.6(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P0.6。対応バス/インターフェース: General。
34P0.5/AIN13Analog信号端子 P0.5/AIN13(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P0.5/AIN13。対応バス/インターフェース: ADC。
35P0.4/AIN12Analog信号端子 P0.4/AIN12(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P0.4/AIN12。対応バス/インターフェース: ADC。
36P0.3/TXD_/AIN11Digital_IO信号端子 P0.3/TXD_/AIN11(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P0.3/TXD_/AIN11。対応バス/インターフェース: UART, ADC。
37P0.2/RXD_/AIN10Digital_IO信号端子 P0.2/RXD_/AIN10(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P0.2/RXD_/AIN10。対応バス/インターフェース: UART, ADC。
38P0.1/SDA0/AIN9Digital_IO信号端子 P0.1/SDA0/AIN9(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P0.1/SDA0/AIN9。対応バス/インターフェース: I2C, ADC。
39P0.0/SCL0/AIN8Digital_IO信号端子 P0.0/SCL0/AIN8(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P0.0/SCL0/AIN8。対応バス/インターフェース: I2C, ADC。
40VDDPower_In4.5V ~ 16.0V VCC 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 18.0V) です。
41GND/VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND/VSS) です。
42V33Power_In4.5V ~ 16.0V VCC 電源ドメインで動作する正電源入力端子 (V33、最大定格: 18.0V) です。
43P1.0/T2/CAP1/AIN0Analog信号端子 P1.0/T2/CAP1/AIN0(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P1.0/T2/CAP1/AIN0。対応バス/インターフェース: ADC。
44P1.1/T2EX/CAP2/AIN1Analog信号端子 P1.1/T2EX/CAP2/AIN1(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P1.1/T2EX/CAP2/AIN1。対応バス/インターフェース: ADC。
45P1.2/INT0_/AIN2Analog信号端子 P1.2/INT0_/AIN2(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P1.2/INT0_/AIN2。対応バス/インターフェース: ADC。
46P1.3/AIN3Analog信号端子 P1.3/AIN3(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P1.3/AIN3。対応バス/インターフェース: ADC。
47P1.4/SCS/AIN4Analog信号端子 P1.4/SCS/AIN4(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P1.4/SCS/AIN4。対応バス/インターフェース: ADC。
48P1.5/MOSI/AIN5Digital_IO信号端子 P1.5/MOSI/AIN5(方向: I/O、電圧域: 4.5V ~ 16.0V VCC)。多重化オルタネート機能: P1.5/MOSI/AIN5。対応バス/インターフェース: SPI, ADC。