機械寸法 & ランドパターン (ESOP-8)
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
4.90 × 3.90 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.70mm · e=1.27mm
パッド寸法 (W × L)Level B
0.60 × 1.55 mm
ピン数 / 総パッド数Topology
9P / 9Pad (DUAL_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 ESOP-8 | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — KP18002FESPA (ESOP-8)
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答KP18002FESPA (ESOP-8) のピン配置 (Pinout) および電源電圧仕様は？
Kiwi Instruments 製 KP18002FESPA (ESOP-8 パッケージ) は全 9 ピン構成で、ピンピッチは 1.27 mm です。主なピン：1 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 2 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 3 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 4 (OUT: マルチプレクスI/O・ペリフェラル端子 OUT (General)), 5 (HVDD: 電源供給入力 (HVDD — 3.3V / 5.0V Standard Logic)), 6 (CS: マルチプレクスI/O・ペリフェラル端子 CS (General))。
KP18002FESPA の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、KP18002FESPA (ESOP-8) の本体外形は 3.90 × 4.90 mm、ピッチ e = 1.27 mm、合計 9 パッドで構成されています（中央放熱パッド EPAD 2.40 × 3.30 mm、IPC-7525 60% 開口ペーストマスク付き）。
KP18002FESPA の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの KP18002FESPA (Kiwi Instruments, ESOP-8) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (9 ピン) & KP18002 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | NC | NC | 信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。 |
| 2 | NC | NC | 信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。 |
| 3 | NC | NC | 信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。 |
| 4 | OUT | Digital_IO | 信号端子 OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OUT。対応バス/インターフェース: General。 |
| 5 | HVDD | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (HVDD、最大定格: 5.5V) です。 |
| 6 | CS | Digital_IO | 信号端子 CS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CS。対応バス/インターフェース: General。 |
| 7 | NC | NC | 信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。 |
| 8 | TEMP | Digital_IO | 信号端子 TEMP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TEMP。対応バス/インターフェース: General。 |
| 9 | EP | GND | パッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。 |