KP18002FESPA (ESOP-8) — Symbol, Footprint IPC-7351B & 3D STEP Model

KP18002FESPA

Kiwi InstrumentsID: C2692500ESOP-8 · 9 Pins · Pitch 1.27mmIPC TOLERANCE VARIATION5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · KP18002FESPA (ESOP-8)1NC2NC3NC4OUT5HVDD9EP8TEMP7NC6CSGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.812.77.62.5-2.5-7.6-12.7mm
2. 2D-FOOTPRINT
123456789E=3.90mm · Pitch e=1.27mmD=4.90mm-5-4-3-2-101234543210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 3.90mm × 4.90mm · Raster: 1.27mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (9/9)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
2NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
3NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
4OUTI/OMultiplex-I/O- & Peripherie-Pin OUT (General)
5HVDDPowerVersorgungsspannungseingang (HVDD — 3.3V / 5.0V Standard Logic)
6CSI/OMultiplex-I/O- & Peripherie-Pin CS (General)
7NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
8TEMPI/OMultiplex-I/O- & Peripherie-Pin TEMP (General)
9EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 NC
I/O
Multiplex-I/O- & Peripherie-Pin NC (General)
Designhinweis: Signal terminal NC (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: NC. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 9 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: KP18002FESPA (Kiwi Instruments · ESOP-8)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
KP18002FESPA (ESOP-8) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
KP18002FESPA (ESOP-8) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (9 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
KP18002FESPA (ESOP-8) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
KP18002FESPA (ESOP-8) - 4. Gehäuseabmessungen (D×E×A)
ESOP-8 · 3.90×4.90mm · Raster 1.27mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
KP18002FESPA (ESOP-8) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (9 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
KP18002FESPA (ESOP-8) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (9 Abb. · Seite 1/1)
Zeige 1–9 von 9 unbeschnittenen Originalzeichnungen für KP18002
P1 · p01_fig01EXAKTES GEHÄUSE
KP18002FESPA (ESOP-8) — 单通道高效率 LED 线性恒流驱动
单通道高效率 LED 线性恒流驱动
P2 · p02_fig01EXAKTES GEHÄUSE
KP18002FESPA (ESOP-8) — www.kiwiinst.com 2 KP18002FESPA_REV1.01_CN ©Kiwi Instruments Corp. Confidential
www.kiwiinst.com 2 KP18002FESPA_REV1.01_CN ©Kiwi Instruments Corp. Confidential
P4 · p04_fig01EXAKTES GEHÄUSE
KP18002FESPA (ESOP-8) — 声明
声明
P1 · p01_fig01P1
KP18002FESPA (ESOP-8) — Datasheet Page 1 (p01_fig01)
Datasheet Page 1 (p01_fig01)
P2 · p02_fig02402×401px
KP18002FESPA (ESOP-8) — 管脚封装
管脚封装
P2 · p02_fig03397×396px
KP18002FESPA (ESOP-8) — yY me % f. w 4° y % ° mS
yY me % f. w 4° y % ° mS
P2 · p02_fig01P2
KP18002FESPA (ESOP-8) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P2 · p02_fig02P2
KP18002FESPA (ESOP-8) — Datasheet Page 2 (p02_fig02)
Datasheet Page 2 (p02_fig02)
P4 · p04_fig01P4
KP18002FESPA (ESOP-8) — Datasheet Page 4 (p04_fig01)
Datasheet Page 4 (p04_fig01)

Elektrische Spezifikationen & Bauteildetails (KP18002FESPA)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:KP18002FESPA (ESOP-8) ist ein 8-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 4.90 × 3.90 × 1.70 mm (Pin-Raster e = 1.27 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Standard I/O / Passive Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
4.90 × 3.90 × 1.70 mm (A1=0.10 mm)
Gehäusefamilie: SOP (ESOP-8)
Pinanzahl & RastermaßN / e
8 Pins | Pitch e = 1.27 mm (50.0 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Standard I/O / Passive
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol9 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint9 Pads · Raster 1.27mm
OK
IPC-7525 60% LotpastenfensterEPAD 2.40×3.30mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (ESOP-8)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
4.90 × 3.90 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.70mm · e=1.27mm
Pad-Abmessungen (W × L)Level B
0.60 × 1.55 mm
Pins / Gesamt-PadsTopology
9P / 9Pad (DUAL_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
ESOP-8
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — KP18002FESPA (ESOP-8)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des KP18002FESPA (ESOP-8)?

Das Bauteil KP18002FESPA von Kiwi Instruments im ESOP-8-Gehäuse besitzt 9 Pins mit einem Rastermaß (Pitch) von 1.27 mm. Wichtige Pins: 1 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)), 2 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)), 3 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)), 4 (OUT: Multiplex-I/O- & Peripherie-Pin OUT (General)), 5 (HVDD: Versorgungsspannungseingang (HVDD — 3.3V / 5.0V Standard Logic)), 6 (CS: Multiplex-I/O- & Peripherie-Pin CS (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der KP18002FESPA?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des KP18002FESPA (ESOP-8) 3.90 × 4.90 mm bei einem Pitch e = 1.27 mm und 9 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.40 × 3.30 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für KP18002FESPA heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für KP18002FESPA (Kiwi Instruments, ESOP-8) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (9 Pins) & KP18002 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
2NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
3NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
4OUTDigital_IOSignalanschluss OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: OUT. Unterstützte Bus-Schnittstellen: General.
5HVDDPower_InPositiver Versorgungseingang (HVDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
6CSDigital_IOSignalanschluss CS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CS. Unterstützte Bus-Schnittstellen: General.
7NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
8TEMPDigital_IOSignalanschluss TEMP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TEMP. Unterstützte Bus-Schnittstellen: General.
9EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.