機械寸法 & ランドパターン (HSOP-7-EP-150mil)
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
6.20 × 3.90 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.60mm · e=1.33mm
パッド寸法 (W × L)Level B
0.70 × 1.52 mm
ピン数 / 総パッド数Topology
8P / 8Pad (DUAL_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 HSOP-7-EP-150mil | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — KP18001WPA (HSOP-7-EP-150mil)
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答KP18001WPA (HSOP-7-EP-150mil) のピン配置 (Pinout) および電源電圧仕様は？
Kiwi Instruments 製 KP18001WPA (HSOP-7-EP-150mil パッケージ) は全 8 ピン構成で、ピンピッチは 1.33 mm です。主なピン：1 (ACIN: マルチプレクスI/O・ペリフェラル端子 ACIN (General)), 2 (GND: グラウンド基準端子 (GND)), 3 (VT: マルチプレクスI/O・ペリフェラル端子 VT (General)), 4 (REXT: マルチプレクスI/O・ペリフェラル端子 REXT (General)), 5 (OUT: マルチプレクスI/O・ペリフェラル端子 OUT (General)), 6 (HV: マルチプレクスI/O・ペリフェラル端子 HV (General))。
KP18001WPA の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、KP18001WPA (HSOP-7-EP-150mil) の本体外形は 3.90 × 6.20 mm、ピッチ e = 1.33 mm、合計 8 パッドで構成されています（中央放熱パッド EPAD 3.30 × 2.20 mm、IPC-7525 60% 開口ペーストマスク付き）。
KP18001WPA の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの KP18001WPA (Kiwi Instruments, HSOP-7-EP-150mil) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (8 ピン) & KP18001 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | ACIN | Digital_IO | 信号端子 ACIN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ACIN。対応バス/インターフェース: General。 |
| 2 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |
| 3 | VT | Digital_IO | 信号端子 VT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VT。対応バス/インターフェース: General。 |
| 4 | REXT | Digital_IO | 信号端子 REXT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: REXT。対応バス/インターフェース: General。 |
| 5 | OUT | Digital_IO | 信号端子 OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OUT。対応バス/インターフェース: General。 |
| 6 | HV | Digital_IO | 信号端子 HV（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HV。対応バス/インターフェース: General。 |
| 7 | ACIN | Digital_IO | 信号端子 ACIN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ACIN。対応バス/インターフェース: General。 |
| 8 | EP | GND | パッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。 |