ChipDocs.org
⌘K
2284 部品PDFアップロード
CH382L (LQFP-64(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH382L

WCHID: C2685237LQFP-64(7x7) · 64 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH382L (LQFP-64(7x7))1PERST#2VCC333GND4VCC185PECKP6PECKN7VCC18A8GND9GND10RREF11PERP12PERN13VCC18A14PETN15PETP16GND17XO18XI19VCC3320SCL21SDA22ACK23BUSY24ERR25PE26SELT27RXD028DCD029RI030DSR031CTS032VCC1864CKSEL63MDSEL62MDPRT#61GND60INIT59SIN58AFD57STB56PECKP/PECKN55DTR154RTS153TXD152DTR051RTS050TXD049VCC3348GND47VCC1846D045D144D243D342D441D540D639D738CTS137DSR136RI135DCD134RXD133GNDGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.245.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7mm
2. 2Dフットプリント
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364E=7.00mm · Pitch e=0.40mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (64/64)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1PERST#I/OマルチプレクスI/O・ペリフェラル端子 PERST# (General)
2VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
3GNDGNDグラウンド基準端子 (GND)
4VCC18Power電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
5PECKPI/OマルチプレクスI/O・ペリフェラル端子 PECKP (General)
6PECKNI/OマルチプレクスI/O・ペリフェラル端子 PECKN (General)
7VCC18APower電源供給入力 (VCC18A — 3.3V / 5.0V Standard Logic)
8GNDGNDグラウンド基準端子 (GND)
9GNDGNDグラウンド基準端子 (GND)
10RREFI/OマルチプレクスI/O・ペリフェラル端子 RREF (General)
11PERPI/OマルチプレクスI/O・ペリフェラル端子 PERP (General)
12PERNI/OマルチプレクスI/O・ペリフェラル端子 PERN (General)
13VCC18APower電源供給入力 (VCC18A — 3.3V / 5.0V Standard Logic)
14PETNI/OマルチプレクスI/O・ペリフェラル端子 PETN (General)
15PETPI/OマルチプレクスI/O・ペリフェラル端子 PETP (General)
16GNDGNDグラウンド基準端子 (GND)
17XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
18XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
19VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
20SCLI/OマルチプレクスI/O・ペリフェラル端子 SCL (I2C)
21SDAI/OマルチプレクスI/O・ペリフェラル端子 SDA (I2C)
22ACKI/OマルチプレクスI/O・ペリフェラル端子 ACK (General)
23BUSYI/OマルチプレクスI/O・ペリフェラル端子 BUSY (General)
24ERRI/OマルチプレクスI/O・ペリフェラル端子 ERR (General)
25PEI/OマルチプレクスI/O・ペリフェラル端子 PE (General)
26SELTI/OマルチプレクスI/O・ペリフェラル端子 SELT (General)
27RXD0I/OマルチプレクスI/O・ペリフェラル端子 RXD0 (UART)
28DCD0I/OマルチプレクスI/O・ペリフェラル端子 DCD0 (General)
29RI0I/OマルチプレクスI/O・ペリフェラル端子 RI0 (General)
30DSR0I/OマルチプレクスI/O・ペリフェラル端子 DSR0 (UART)
31CTS0I/OマルチプレクスI/O・ペリフェラル端子 CTS0 (UART)
32VCC18Power電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
33GNDGNDグラウンド基準端子 (GND)
34RXD1I/OマルチプレクスI/O・ペリフェラル端子 RXD1 (UART)
35DCD1I/OマルチプレクスI/O・ペリフェラル端子 DCD1 (General)
36RI1I/OマルチプレクスI/O・ペリフェラル端子 RI1 (General)
37DSR1I/OマルチプレクスI/O・ペリフェラル端子 DSR1 (UART)
38CTS1I/OマルチプレクスI/O・ペリフェラル端子 CTS1 (UART)
39D7I/OマルチプレクスI/O・ペリフェラル端子 D7 (General)
40D6I/OマルチプレクスI/O・ペリフェラル端子 D6 (General)
41D5I/OマルチプレクスI/O・ペリフェラル端子 D5 (General)
42D4I/OマルチプレクスI/O・ペリフェラル端子 D4 (General)
43D3I/OマルチプレクスI/O・ペリフェラル端子 D3 (General)
44D2I/OマルチプレクスI/O・ペリフェラル端子 D2 (General)
45D1I/OマルチプレクスI/O・ペリフェラル端子 D1 (General)
46D0I/OマルチプレクスI/O・ペリフェラル端子 D0 (General)
47VCC18Power電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
48GNDGNDグラウンド基準端子 (GND)
49VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
50TXD0I/OマルチプレクスI/O・ペリフェラル端子 TXD0 (UART)
51RTS0I/OマルチプレクスI/O・ペリフェラル端子 RTS0 (UART)
52DTR0I/OマルチプレクスI/O・ペリフェラル端子 DTR0 (UART)
53TXD1I/OマルチプレクスI/O・ペリフェラル端子 TXD1 (UART)
54RTS1I/OマルチプレクスI/O・ペリフェラル端子 RTS1 (UART)
55DTR1I/OマルチプレクスI/O・ペリフェラル端子 DTR1 (UART)
56PECKP/PECKNI/OマルチプレクスI/O・ペリフェラル端子 PECKP/PECKN (General)
57STBI/OマルチプレクスI/O・ペリフェラル端子 STB (General)
58AFDI/OマルチプレクスI/O・ペリフェラル端子 AFD (General)
59SINI/OマルチプレクスI/O・ペリフェラル端子 SIN (General)
60INITI/OマルチプレクスI/O・ペリフェラル端子 INIT (General)
61GNDGNDグラウンド基準端子 (GND)
62MDPRT#I/OマルチプレクスI/O・ペリフェラル端子 MDPRT# (General)
63MDSELI/OマルチプレクスI/O・ペリフェラル端子 MDSEL (General)
64CKSELI/OマルチプレクスI/O・ペリフェラル端子 CKSEL (General)
PIN 1 PERST#
I/O
マルチプレクスI/O・ペリフェラル端子 PERST# (General)
設計上の注意点: Signal terminal PERST# (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: PERST#. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 5 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH382L (WCH · LQFP-64(7x7))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH382L (LQFP-64(7x7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH382L (LQFP-64(7x7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (64ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH382L (LQFP-64(7x7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH382L (LQFP-64(7x7)) - 4. パッケージ外形寸法図 (D×E×A)
LQFP-64(7x7) · 7.00×7.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH382L (LQFP-64(7x7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (64 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH382L (LQFP-64(7x7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (5 点 · 1/1 ページ)
CH382 シリーズの切り抜きなし原本図面 5 点中 1–5 点目を表示
P2 · p02_fig02パッケージ完全一致
CH382L (LQFP-64(7x7)) — Package Width of Plastic Pitch of Pin Instruction of | Package | Ordering Information | LQFP-64 7mm x 7mm 0.4mm 15.7mil Ultra small LQFP64 | patch CH382L | 4. Pins | 4.1. Power Line | Pin No. Pin Name Type Pin Description | 2,19,49 VCC33 Po
Package Width of Plastic Pitch of Pin Instruction of | Package | Ordering Information | LQFP-64 7mm x 7mm 0.4mm 15.7mil Ultra small LQFP64 | patch CH382L | 4. Pins | 4.1. Power Line | Pin No. Pin Name Type Pin Description | 2,19,49 VCC33 Po
P1 · p01_fig011647×1003px
CH382L (LQFP-64(7x7)) — dual serial ports and parallel port/printer port of PCIE bus. l Provides two-wire serial host interface, and EEPROM device similar to 24C0X which can be
dual serial ports and parallel port/printer port of PCIE bus. l Provides two-wire serial host interface, and EEPROM device similar to 24C0X which can be
P2 · p02_fig01797×797px
CH382L (LQFP-64(7x7)) — Package Width of Plastic Pitch of Pin Instruction of
Package Width of Plastic Pitch of Pin Instruction of
P3 · p03_fig011737×416px
CH382L (LQFP-64(7x7)) — Pin No. Pin Name Type Pin Description
Pin No. Pin Name Type Pin Description
P4 · p04_fig011732×449px
CH382L (LQFP-64(7x7)) — Pin No. Pin Name Type Pin Description
Pin No. Pin Name Type Pin Description

電気仕様 & 部品詳細スペック (CH382L)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH382L (LQFP-64(7x7)) は 64 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 1.60 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、UART, I2C, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 1.60 mm (A1=0.10 mm)
パッケージ系列: LQFP (LQFP-64(7x7))
ピン数・リードピッチN / e
64 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART, I2C, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル64 ピン自動バス分類
OK
IPC-7351B フットプリント64 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (LQFP-64(7x7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.60mm · e=0.40mm
パッド寸法 (W × L)Level B
0.24 × 1.25 mm
ピン数 / 総パッド数Topology
64P / 64Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
LQFP-64(7x7)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH382L (LQFP-64(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH382L (LQFP-64(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH382L (LQFP-64(7x7) パッケージ) は全 64 ピン構成で、ピンピッチは 0.40 mm です。主なピン：1 (PERST#: マルチプレクスI/O・ペリフェラル端子 PERST# (General)), 2 (VCC33: 電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)), 3 (GND: グラウンド基準端子 (GND)), 4 (VCC18: 電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)), 5 (PECKP: マルチプレクスI/O・ペリフェラル端子 PECKP (General)), 6 (PECKN: マルチプレクスI/O・ペリフェラル端子 PECKN (General))。

CH382L の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH382L (LQFP-64(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.40 mm、合計 64 パッドで構成されています。

CH382L の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH382L (WCH, LQFP-64(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (64 ピン) & CH382 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1PERST#Digital_IO信号端子 PERST#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PERST#。対応バス/インターフェース: General。
2VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
3GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
4VCC18Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18、最大定格: 5.5V) です。
5PECKPDigital_IO信号端子 PECKP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PECKP。対応バス/インターフェース: General。
6PECKNDigital_IO信号端子 PECKN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PECKN。対応バス/インターフェース: General。
7VCC18APower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18A、最大定格: 5.5V) です。
8GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
9GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
10RREFDigital_IO信号端子 RREF（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RREF。対応バス/インターフェース: General。
11PERPDigital_IO信号端子 PERP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PERP。対応バス/インターフェース: General。
12PERNDigital_IO信号端子 PERN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PERN。対応バス/インターフェース: General。
13VCC18APower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18A、最大定格: 5.5V) です。
14PETNDigital_IO信号端子 PETN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PETN。対応バス/インターフェース: General。
15PETPDigital_IO信号端子 PETP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PETP。対応バス/インターフェース: General。
16GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
17XODigital_IO信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
18XIDigital_IO信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
19VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
20SCLDigital_IO信号端子 SCL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCL。対応バス/インターフェース: I2C。
21SDADigital_IO信号端子 SDA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDA。対応バス/インターフェース: I2C。
22ACKDigital_IO信号端子 ACK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ACK。対応バス/インターフェース: General。
23BUSYDigital_IO信号端子 BUSY（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: BUSY。対応バス/インターフェース: General。
24ERRDigital_IO信号端子 ERR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ERR。対応バス/インターフェース: General。
25PEDigital_IO信号端子 PE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE。対応バス/インターフェース: General。
26SELTDigital_IO信号端子 SELT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SELT。対応バス/インターフェース: General。
27RXD0Digital_IO信号端子 RXD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD0。対応バス/インターフェース: UART。
28DCD0Digital_IO信号端子 DCD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DCD0。対応バス/インターフェース: General。
29RI0Digital_IO信号端子 RI0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RI0。対応バス/インターフェース: General。
30DSR0Digital_IO信号端子 DSR0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DSR0。対応バス/インターフェース: UART。
31CTS0Digital_IO信号端子 CTS0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CTS0。対応バス/インターフェース: UART。
32VCC18Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18、最大定格: 5.5V) です。
33GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
34RXD1Digital_IO信号端子 RXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD1。対応バス/インターフェース: UART。
35DCD1Digital_IO信号端子 DCD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DCD1。対応バス/インターフェース: General。
36RI1Digital_IO信号端子 RI1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RI1。対応バス/インターフェース: General。
37DSR1Digital_IO信号端子 DSR1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DSR1。対応バス/インターフェース: UART。
38CTS1Digital_IO信号端子 CTS1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CTS1。対応バス/インターフェース: UART。
39D7Digital_IO信号端子 D7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D7。対応バス/インターフェース: General。
40D6Digital_IO信号端子 D6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D6。対応バス/インターフェース: General。
41D5Digital_IO信号端子 D5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D5。対応バス/インターフェース: General。
42D4Digital_IO信号端子 D4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D4。対応バス/インターフェース: General。
43D3Digital_IO信号端子 D3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D3。対応バス/インターフェース: General。
44D2Digital_IO信号端子 D2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D2。対応バス/インターフェース: General。
45D1Digital_IO信号端子 D1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D1。対応バス/インターフェース: General。
46D0Digital_IO信号端子 D0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D0。対応バス/インターフェース: General。
47VCC18Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18、最大定格: 5.5V) です。
48GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
49VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
50TXD0Digital_IO信号端子 TXD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD0。対応バス/インターフェース: UART。
51RTS0Digital_IO信号端子 RTS0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RTS0。対応バス/インターフェース: UART。
52DTR0Digital_IO信号端子 DTR0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DTR0。対応バス/インターフェース: UART。
53TXD1Digital_IO信号端子 TXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD1。対応バス/インターフェース: UART。
54RTS1Digital_IO信号端子 RTS1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RTS1。対応バス/インターフェース: UART。
55DTR1Digital_IO信号端子 DTR1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DTR1。対応バス/インターフェース: UART。
56PECKP/PECKNDigital_IO信号端子 PECKP/PECKN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PECKP/PECKN。対応バス/インターフェース: General。
57STBDigital_IO信号端子 STB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: STB。対応バス/インターフェース: General。
58AFDDigital_IO信号端子 AFD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: AFD。対応バス/インターフェース: General。
59SINDigital_IO信号端子 SIN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SIN。対応バス/インターフェース: General。
60INITDigital_IO信号端子 INIT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: INIT。対応バス/インターフェース: General。
61GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
62MDPRT#Digital_IO信号端子 MDPRT#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDPRT#。対応バス/インターフェース: General。
63MDSELDigital_IO信号端子 MDSEL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDSEL。対応バス/インターフェース: General。
64CKSELDigital_IO信号端子 CKSEL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CKSEL。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード