ChipDocs.org
⌘K
2284 部品PDFアップロード
CH9120 (QFN-28-EP(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH9120

WCHID: C2681747QFN-28-EP(4x4) · 29 ピン · Pitch 0.50mmIPC TOLERANCE VARIATION5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH9120 (QFN-28-EP(4x4))1NC2NC3VCC4VCC5VDD6RXD7TXD8RXP9RXN10TXP11TXN12NC13NC14ACT15LINK29EPAD/GND28TCPCS27RESET26CFG025RS485DIR24NC23CFGEN22VCC21NC20VREF19XI18XO17RUN16RSTIGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.225.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4mm
2. 2Dフットプリント
1234567891011121314151617181920212223242526272829E=4.00mm · Pitch e=0.50mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 4.00mm × 4.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (29/29)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
2NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
3VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
4VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
5VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
6RXDI/OマルチプレクスI/O・ペリフェラル端子 RXD (UART)
7TXDI/OマルチプレクスI/O・ペリフェラル端子 TXD (UART)
8RXPI/OマルチプレクスI/O・ペリフェラル端子 RXP (General)
9RXNI/OマルチプレクスI/O・ペリフェラル端子 RXN (General)
10TXPI/OマルチプレクスI/O・ペリフェラル端子 TXP (General)
11TXNI/OマルチプレクスI/O・ペリフェラル端子 TXN (General)
12NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
13NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
14ACTI/OマルチプレクスI/O・ペリフェラル端子 ACT (General)
15LINKI/OマルチプレクスI/O・ペリフェラル端子 LINK (General)
16RSTII/OマルチプレクスI/O・ペリフェラル端子 RSTI (General)
17RUNIシステムイネーブル・ハードウェアリセット (RUN)
18XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
19XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
20VREFAnalogマルチプレクスI/O・ペリフェラル端子 VREF (General)
21NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
22VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
23CFGENI/OマルチプレクスI/O・ペリフェラル端子 CFGEN (General)
24NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
25RS485DIRI/OマルチプレクスI/O・ペリフェラル端子 RS485DIR (General)
26CFG0I/OマルチプレクスI/O・ペリフェラル端子 CFG0 (General)
27RESETIシステムイネーブル・ハードウェアリセット (RESET)
28TCPCSI/OマルチプレクスI/O・ペリフェラル端子 TCPCS (General)
29EPAD/GNDGNDグラウンド基準端子 (EPAD/GND)
PIN 1 NC
I/O
マルチプレクスI/O・ペリフェラル端子 NC (General)
設計上の注意点: Signal terminal NC (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: NC. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 3 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH9120 (WCH · QFN-28-EP(4x4))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH9120 (QFN-28-EP(4x4)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH9120 (QFN-28-EP(4x4)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (29ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH9120 (QFN-28-EP(4x4)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH9120 (QFN-28-EP(4x4)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-28-EP(4x4) · 4.00×4.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH9120 (QFN-28-EP(4x4)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (29 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH9120 (QFN-28-EP(4x4)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (3 点 · 1/1 ページ)
CH9120 シリーズの切り抜きなし原本図面 3 点中 1–3 点目を表示
P1 · p01_fig011251×778px
CH9120 (QFN-28-EP(4x4)) — 2. Features
2. Features
P2 · p02_fig01736×720px
CH9120 (QFN-28-EP(4x4)) — Package
Package
P2 · p02_fig01P2
CH9120 (QFN-28-EP(4x4)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)

電気仕様 & 部品詳細スペック (CH9120)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH9120 (QFN-28-EP(4x4)) は 28 ピンの標準電子部品・コネクタで、パッケージ外形は 4.00 × 4.00 × 0.85 mm（ピンピッチ e = 0.40 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、UART, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
32MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-28-EP(4x4))
ピン数・リードピッチN / e
28 Pins | Pitch e = 0.40 mm (15.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル29 ピン自動バス分類
OK
IPC-7351B フットプリント29 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 2.56×2.56mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-28-EP(4x4))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
4.00 × 4.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
29P / 29Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-28-EP(4x4)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH9120 (QFN-28-EP(4x4))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH9120 (QFN-28-EP(4x4)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH9120 (QFN-28-EP(4x4) パッケージ) は全 29 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 2 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 3 (VCC: 電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)), 4 (VCC: 電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)), 5 (VDD: 電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)), 6 (RXD: マルチプレクスI/O・ペリフェラル端子 RXD (UART))。

CH9120 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH9120 (QFN-28-EP(4x4)) の本体外形は 4.00 × 4.00 mm、ピッチ e = 0.50 mm、合計 29 パッドで構成されています（中央放熱パッド EPAD 2.56 × 2.56 mm、IPC-7525 60% 開口ペーストマスク付き）。

CH9120 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH9120 (WCH, QFN-28-EP(4x4)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (29 ピン) & CH9120 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
2NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
3VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
4VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
5VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
6RXDDigital_IO信号端子 RXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD。対応バス/インターフェース: UART。
7TXDDigital_IO信号端子 TXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD。対応バス/インターフェース: UART。
8RXPDigital_IO信号端子 RXP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXP。対応バス/インターフェース: General。
9RXNDigital_IO信号端子 RXN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXN。対応バス/インターフェース: General。
10TXPDigital_IO信号端子 TXP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXP。対応バス/インターフェース: General。
11TXNDigital_IO信号端子 TXN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXN。対応バス/インターフェース: General。
12NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
13NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
14ACTDigital_IO信号端子 ACT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ACT。対応バス/インターフェース: General。
15LINKDigital_IO信号端子 LINK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LINK。対応バス/インターフェース: General。
16RSTIDigital_IO信号端子 RSTI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RSTI。対応バス/インターフェース: General。
17RUNDigital_IOローアクティブ・ハードウェアリセット端子 (RUN)：Lowに引くことでコアと全ペリフェラルを初期化します。
18XODigital_IO信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
19XIDigital_IO信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
20VREFAnalog信号端子 VREF（方向: Analog、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VREF。対応バス/インターフェース: General。
21NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
22VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
23CFGENDigital_IO信号端子 CFGEN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CFGEN。対応バス/インターフェース: General。
24NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
25RS485DIRDigital_IO信号端子 RS485DIR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RS485DIR。対応バス/インターフェース: General。
26CFG0Digital_IO信号端子 CFG0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CFG0。対応バス/インターフェース: General。
27RESETDigital_IOローアクティブ・ハードウェアリセット端子 (RESET)：Lowに引くことでコアと全ペリフェラルを初期化します。
28TCPCSDigital_IO信号端子 TCPCS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TCPCS。対応バス/インターフェース: General。
29EPAD/GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (EPAD/GND) です。
探索部品パッケージメーカーアップロード