APA300-FG144I (FPBGA-144) — 回路図シンボル、IPC-7351B フットプリント & 3D STEP モデル

Q: APA300-FG144I (FPBGA-144) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 APA300-FG144I (FPBGA-144 パッケージ) は全 144 ピン構成で、ピンピッチは 1.00 mm です。主なピン：A1 (I/O: マルチプレクスI/O・ペリフェラル端子 I/O (General)), A2 (I/O: マルチプレクスI/O・ペリフェラル端子 I/O (General)), A3 (I/O: マルチプレクスI/O・ペリフェラル端子 I/O (General)), A4 (I/O: マルチプレクスI/O・ペリフェラル端子 I/O (General)), A5 (I/O: マルチプレクスI/O・ペリフェラル端子 I/O (General)), A6 (GND: グラウンド基準端子 (GND))。

Q: APA300-FG144I の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、APA300-FG144I (FPBGA-144) の本体外形は 13.00 × 13.00 mm、ピッチ e = 1.00 mm、合計 144 パッドで構成されています。

Q: APA300-FG144I の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの APA300-FG144I (MICROCHIP, FPBGA-144) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

1. シンボル

2. 2Dフットプリント

3. 3Dモデル

パッケージ外形: 13.00mm × 13.00mm · ピッチ: 1.00mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (144/144)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます

ピン	記号	種別	機能説明 (JA)
A1	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
A2	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
A3	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
A4	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
A5	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
A6	GND	GND	グラウンド基準端子 (GND)
A7	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
A8	VDD	Power	電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
A9	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
A10	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
A11	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
A12	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
B1	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
B2	GND	GND	グラウンド基準端子 (GND)
B3	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
B4	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
B5	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
B6	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
B7	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
B8	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
B9	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
B10	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
B11	GND	GND	グラウンド基準端子 (GND)
B12	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
C1	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
C2	I/O/GL1	I/O	マルチプレクスI/O・ペリフェラル端子 I/O/GL1 (General)
C3	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
C4	VDD	Power	電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
C5	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
C6	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
C7	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
C8	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
C9	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
C10	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
C11	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
C12	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
D1	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
D2	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
D3	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
D4	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
D5	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
D6	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
D7	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
D8	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
D9	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
D10	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
D11	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
D12	I/O/GLMX2	I/O	マルチプレクスI/O・ペリフェラル端子 I/O/GLMX2 (General)
E1	VDD	Power	電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
E2	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
E3	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
E4	VDDP	Power	電源供給入力 (VDDP — 3.3V / 5.0V Standard Logic)
E5	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
E6	VDDP	Power	電源供給入力 (VDDP — 3.3V / 5.0V Standard Logic)
E7	VDDP	Power	電源供給入力 (VDDP — 3.3V / 5.0V Standard Logic)
E8	AVDD	Power	電源供給入力 (AVDD — 3.3V / 5.0V Standard Logic)
E9	VDDP	Power	電源供給入力 (VDDP — 3.3V / 5.0V Standard Logic)
E10	VDD	Power	電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
E11	NPECL2	I/O	マルチプレクスI/O・ペリフェラル端子 NPECL2 (General)
E12	AGND	GND	グラウンド基準端子 (AGND)
F1	I/O/GL2	I/O	マルチプレクスI/O・ペリフェラル端子 I/O/GL2 (General)
F2	AGND	GND	グラウンド基準端子 (AGND)
F3	I/O/GLMX1	I/O	マルチプレクスI/O・ペリフェラル端子 I/O/GLMX1 (General)
F4	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
F5	GND	GND	グラウンド基準端子 (GND)
F6	GND	GND	グラウンド基準端子 (GND)
F7	GND	GND	グラウンド基準端子 (GND)
F8	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
F9	I/O/GL4	I/O	マルチプレクスI/O・ペリフェラル端子 I/O/GL4 (General)
F10	GND	GND	グラウンド基準端子 (GND)
F11	PPECL2/Input	I/O	マルチプレクスI/O・ペリフェラル端子 PPECL2/Input (General)
F12	I/O/GL3	I/O	マルチプレクスI/O・ペリフェラル端子 I/O/GL3 (General)
G1	PPECL1/Input	I/O	マルチプレクスI/O・ペリフェラル端子 PPECL1/Input (General)
G2	GND	GND	グラウンド基準端子 (GND)
G3	AVDD	Power	電源供給入力 (AVDD — 3.3V / 5.0V Standard Logic)
G4	NPECL1	I/O	マルチプレクスI/O・ペリフェラル端子 NPECL1 (General)
G5	GND	GND	グラウンド基準端子 (GND)
G6	GND	GND	グラウンド基準端子 (GND)
G7	GND	GND	グラウンド基準端子 (GND)
G8	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
G9	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
G10	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
G11	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
G12	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
H1	VDD	Power	電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
H2	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
H3	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
H4	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
H5	VDD	Power	電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
H6	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
H7	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
H8	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
H9	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
H10	VDDP	Power	電源供給入力 (VDDP — 3.3V / 5.0V Standard Logic)
H11	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
H12	VDD	Power	電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
J1	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
J2	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
J3	VDDP	Power	電源供給入力 (VDDP — 3.3V / 5.0V Standard Logic)
J4	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
J5	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
J6	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
J7	VDD	Power	電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
J8	TCK	I/O	マルチプレクスI/O・ペリフェラル端子 TCK (General)
J9	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
J10	TDO	I/O	マルチプレクスI/O・ペリフェラル端子 TDO (General)
J11	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
J12	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
K1	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
K2	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
K3	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
K4	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
K5	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
K6	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
K7	GND	GND	グラウンド基準端子 (GND)
K8	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
K9	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
K10	GND	GND	グラウンド基準端子 (GND)
K11	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
K12	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
L1	GND	GND	グラウンド基準端子 (GND)
L2	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
L3	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
L4	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
L5	VDDP	Power	電源供給入力 (VDDP — 3.3V / 5.0V Standard Logic)
L6	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
L7	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
L8	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
L9	TMS	I/O	マルチプレクスI/O・ペリフェラル端子 TMS (General)
L10	RCK	I/O	マルチプレクスI/O・ペリフェラル端子 RCK (General)
L11	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
L12	TRST	I/O	マルチプレクスI/O・ペリフェラル端子 TRST (General)
M1	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
M2	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
M3	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
M4	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
M5	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
M6	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
M7	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
M8	I/O	I/O	マルチプレクスI/O・ペリフェラル端子 I/O (General)
M9	TDI	I/O	マルチプレクスI/O・ペリフェラル端子 TDI (General)
M10	VDDP	Power	電源供給入力 (VDDP — 3.3V / 5.0V Standard Logic)
M11	VPP	I/O	マルチプレクスI/O・ペリフェラル端子 VPP (General)
M12	VPN	I/O	マルチプレクスI/O・ペリフェラル端子 VPN (General)

PIN A1 I/O

I/O

マルチプレクスI/O・ペリフェラル端子 I/O (General)

設計上の注意点: Signal terminal I/O (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: I/O. Supported peripheral buses: General.

IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 3 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大

1. 実装3D外観モデルREPRESENTATIVE

APA300-FG144I (FPBGA-144) - 1. 実装3D外観モデル

高精度3Dソリッドモデル拡大 ›

2. 標準ピン配置図 (上面)CLEANROOM PINOUT

APA300-FG144I (FPBGA-144) - 2. 標準ピン配置図 (上面)

パッケージ正規ピン配置 (144ピン)拡大 ›

3. 原本データシートピン図PDF PINOUT

APA300-FG144I (FPBGA-144) - 3. 原本データシートピン図

無トリミングピン配置図拡大 ›

4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS

APA300-FG144I (FPBGA-144) - 4. パッケージ外形寸法図 (D×E×A)

FPBGA-144 · 13.00×13.00mm · ピッチ 1.00mm拡大 ›

5. 推奨PCBフットプリントLAND PATTERN

APA300-FG144I (FPBGA-144) - 5. 推奨PCBフットプリント

IPC-7351B パッド (144 Pads)拡大 ›

6. アプリケーション参考回路SCHEMATIC

APA300-FG144I (FPBGA-144) - 6. アプリケーション参考回路

Typical Application Schematic拡大 ›

PDF データシート原本ピン配置・技術図面ライブラリ (3 点 · 1/1 ページ)

APA150 / APA300 / APA1000 シリーズの切り抜きなし原本図面 3 点中 1–3 点目を表示

P1 · p01_fig011975×527px

v5.9 | ProASICPLUS® Flash Family FPGAs | Features and Benefits | v5.9 | ®

P2 · p02_fig011832×1316px

Ordering Information

P10 · p10_fig01686×312px

All other trademarks are the property of their owners.

電気仕様 & 部品詳細スペック (APA300-FG144I)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)

標準電子部品・コネクタ

詳細概要:APA300-FG144I (FPBGA-144) は 144 ピンの標準電子部品・コネクタで、パッケージ外形は 13.00 × 13.00 × 1.35 mm（ピンピッチ e = 1.00 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 0°C to +70°C、JTAG / SWD インターフェースを内蔵しています。

動作電源電圧範囲V_CC / V_DD

1.8V ~ 5.5V (Theo Datasheet)

電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置

動作周囲温度範囲T_A

0°C to +70°C

工業用温度グレード；最大接合部温度 T_J(max) = +125°C

動作クロック・無線周波数f_CLK / f_RF

50 MHz

PDF データシート電気的特性より抽出

出力電流・消費電流定格I_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

ピンあたりの絶対最大定格電流を厳守

パッケージ外形寸法 (D × E × A)D × E × A

13.00 × 13.00 × 1.35 mm (A1=0.30 mm)

パッケージ系列: BGA (FPBGA-144)

ピン数・リードピッチN / e

144 Pins | Pitch e = 1.00 mm (39.4 mil)

IPC-7351B 中心間スパン C 準拠

内蔵ペリフェラルバスBuses

JTAG / SWD

回路図シンボル・2D フットプリント・3D モデル完全同期

リフロー実装・吸湿感度IPC / MSL

IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3

サーマルパッドは 60% 分割ステンシル開口を推奨

エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。

エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック

5/5 合格

IEEE-315 シンボル144 ピン自動バス分類

IPC-7351B フットプリント144 パッド · ピッチ 1.00mm

IPC-7525 60% はんだペースト開口リフロー標準 1:1

DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm

3D STEP AP214 & GLB座標原点完全一致 (0,0,0)

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース

5.00 PCB Verified

機械寸法 & ランドパターン (FPBGA-144)

データシートから抽出・IPC-7351B 準拠標準化

パッケージ外形 (D × E)Nominal

13.00 × 13.00 mm

全高 (A) & ピッチ (e)IPC-7351B

A=1.35mm · e=1.00mm

パッド寸法 (W × L)Level B

0.32 × 0.32 mm

ピン数 / 総パッド数Topology

144P / 144Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番

DFM READY

部品記号 / 代替型番	定数 / パッケージ	役割 & PCB レイアウトルール
N/A BOM	Per application circuit FPBGA-144	定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — APA300-FG144I (FPBGA-144)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答

IPC-7351B / IEEE-315

APA300-FG144I (FPBGA-144) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 APA300-FG144I (FPBGA-144 パッケージ) は全 144 ピン構成で、ピンピッチは 1.00 mm です。主なピン：A1 (I/O: マルチプレクスI/O・ペリフェラル端子 I/O (General)), A2 (I/O: マルチプレクスI/O・ペリフェラル端子 I/O (General)), A3 (I/O: マルチプレクスI/O・ペリフェラル端子 I/O (General)), A4 (I/O: マルチプレクスI/O・ペリフェラル端子 I/O (General)), A5 (I/O: マルチプレクスI/O・ペリフェラル端子 I/O (General)), A6 (GND: グラウンド基準端子 (GND))。

APA300-FG144I の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、APA300-FG144I (FPBGA-144) の本体外形は 13.00 × 13.00 mm、ピッチ e = 1.00 mm、合計 144 パッドで構成されています。

APA300-FG144I の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの APA300-FG144I (MICROCHIP, FPBGA-144) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (144 ピン) & APA150 / APA300 / APA1000 シリーズバリエーション静的テーブルを開く

ピン番号 (Pin #)	信号名 (Signal Name)	電気種別 (Type)	機能説明 & 回路設計上の注意
A1	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
A2	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
A3	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
A4	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
A5	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
A6	GND	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
A7	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
A8	VDD	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
A9	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
A10	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
A11	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
A12	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
B1	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
B2	GND	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
B3	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
B4	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
B5	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
B6	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
B7	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
B8	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
B9	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
B10	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
B11	GND	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
B12	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
C1	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
C2	I/O/GL1	Digital_IO	信号端子 I/O/GL1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O/GL1。対応バス/インターフェース: General。
C3	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
C4	VDD	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
C5	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
C6	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
C7	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
C8	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
C9	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
C10	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
C11	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
C12	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
D1	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
D2	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
D3	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
D4	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
D5	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
D6	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
D7	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
D8	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
D9	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
D10	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
D11	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
D12	I/O/GLMX2	Digital_IO	信号端子 I/O/GLMX2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O/GLMX2。対応バス/インターフェース: General。
E1	VDD	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
E2	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
E3	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
E4	VDDP	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDP、最大定格: 5.5V) です。
E5	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
E6	VDDP	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDP、最大定格: 5.5V) です。
E7	VDDP	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDP、最大定格: 5.5V) です。
E8	AVDD	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVDD、最大定格: 5.5V) です。
E9	VDDP	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDP、最大定格: 5.5V) です。
E10	VDD	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
E11	NPECL2	Digital_IO	信号端子 NPECL2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NPECL2。対応バス/インターフェース: General。
E12	AGND	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (AGND) です。
F1	I/O/GL2	Digital_IO	信号端子 I/O/GL2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O/GL2。対応バス/インターフェース: General。
F2	AGND	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (AGND) です。
F3	I/O/GLMX1	Digital_IO	信号端子 I/O/GLMX1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O/GLMX1。対応バス/インターフェース: General。
F4	I/O	Digital_IO	信号端子 I/O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I/O。対応バス/インターフェース: General。

4D Studio: APA300-FG144I Permalink: /part/C2615782 MICROCHIP FPBGA-144 すべてのパッケージすべてのメーカー