ChipDocs.org
⌘K
2284 部品PDFアップロード
CH32L103C8T6 (LQFP-48(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH32L103C8T6

WCHID: C22398291LQFP-48(7x7) · 48 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH32L103C8T6 (LQFP-48(7x7))1VBAT2PC13/TAMPER/3PC14/OSC32IN4PC15/OSC32OU5OSC_IN/PD06OSC_OUT/PD17NRST8VSSA9VDDA10PA0/WKUP/ADC11PA1/ADC1/OPA12PA2/ADC2/OPA13PA3/ADC3/OPA14PA4/ADC4/OPA15PA5/ADC5/OPA16PA6/ADC6/OPA17PA7/ADC7/OPA18PB0/ADC8/OPA19PB1/ADC9/OPA20PB2/BOOT121PB10/OPAN2/O22PB11/OPAN023VSS24VDD48VDD47VSS46PB945PB844BOOT043PB7/CC242PB6/CC141PB540PB439PB338PA1537PA14/SWCLK36VDD35VSS34PA13/SWDIO33PA12/UDP32PA11/UDM31PA1030PA929PA828PB15/OPAP027PB14/OPAP226PB1325PB12Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.835.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748E=7.00mm · Pitch e=0.50mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (48/48)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VBATPower電源供給入力 (VBAT — 1.8V~3.6V)
2PC13/TAMPER/RTCI/OマルチプレクスI/O・ペリフェラル端子 PC13/TAMPER/RTC (RTC/CLK)
3PC14/OSC32INI/OマルチプレクスI/O・ペリフェラル端子 PC14/OSC32IN (RTC/CLK)
4PC15/OSC32OUTI/OマルチプレクスI/O・ペリフェラル端子 PC15/OSC32OUT (RTC/CLK)
5OSC_IN/PD0I/OマルチプレクスI/O・ペリフェラル端子 OSC_IN/PD0 (RTC/CLK)
6OSC_OUT/PD1I/OマルチプレクスI/O・ペリフェラル端子 OSC_OUT/PD1 (RTC/CLK)
7NRSTIシステムイネーブル・ハードウェアリセット (NRST)
8VSSAGNDグラウンド基準端子 (VSSA)
9VDDAPower電源供給入力 (VDDA — 1.8V~3.6V)
10PA0/WKUP/ADC0/OPAP4I/OマルチプレクスI/O・ペリフェラル端子 PA0/WKUP/ADC0/OPAP4 (ADC)
11PA1/ADC1/OPAN4I/OマルチプレクスI/O・ペリフェラル端子 PA1/ADC1/OPAN4 (ADC)
12PA2/ADC2/OPAO2I/OマルチプレクスI/O・ペリフェラル端子 PA2/ADC2/OPAO2 (ADC)
13PA3/ADC3/OPAO0I/OマルチプレクスI/O・ペリフェラル端子 PA3/ADC3/OPAO0 (ADC)
14PA4/ADC4/OPAO3I/OマルチプレクスI/O・ペリフェラル端子 PA4/ADC4/OPAO3 (ADC)
15PA5/ADC5/OPAN3I/OマルチプレクスI/O・ペリフェラル端子 PA5/ADC5/OPAN3 (ADC)
16PA6/ADC6/OPAP5/OPAN1I/OマルチプレクスI/O・ペリフェラル端子 PA6/ADC6/OPAP5/OPAN1 (ADC)
17PA7/ADC7/OPAP3/OPAN5I/OマルチプレクスI/O・ペリフェラル端子 PA7/ADC7/OPAP3/OPAN5 (ADC)
18PB0/ADC8/OPAP1/OPAO4I/OマルチプレクスI/O・ペリフェラル端子 PB0/ADC8/OPAP1/OPAO4 (ADC)
19PB1/ADC9/OPAO1I/OマルチプレクスI/O・ペリフェラル端子 PB1/ADC9/OPAO1 (ADC)
20PB2/BOOT1I/OマルチプレクスI/O・ペリフェラル端子 PB2/BOOT1 (General)
21PB10/OPAN2/OPAN6I/OマルチプレクスI/O・ペリフェラル端子 PB10/OPAN2/OPAN6 (General)
22PB11/OPAN0I/OマルチプレクスI/O・ペリフェラル端子 PB11/OPAN0 (General)
23VSSGNDグラウンド基準端子 (VSS)
24VDDPower電源供給入力 (VDD — 1.8V~3.6V)
25PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (General)
26PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (General)
27PB14/OPAP2I/OマルチプレクスI/O・ペリフェラル端子 PB14/OPAP2 (General)
28PB15/OPAP0I/OマルチプレクスI/O・ペリフェラル端子 PB15/OPAP0 (General)
29PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (General)
30PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (General)
31PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (General)
32PA11/UDMI/OマルチプレクスI/O・ペリフェラル端子 PA11/UDM (General)
33PA12/UDPI/OマルチプレクスI/O・ペリフェラル端子 PA12/UDP (General)
34PA13/SWDIOI/OマルチプレクスI/O・ペリフェラル端子 PA13/SWDIO (SWD/JTAG)
35VSSGNDグラウンド基準端子 (VSS)
36VDDPower電源供給入力 (VDD — 1.8V~3.6V)
37PA14/SWCLKI/OマルチプレクスI/O・ペリフェラル端子 PA14/SWCLK (SWD/JTAG)
38PA15I/OマルチプレクスI/O・ペリフェラル端子 PA15 (General)
39PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (General)
40PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (General)
41PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (General)
42PB6/CC1I/OマルチプレクスI/O・ペリフェラル端子 PB6/CC1 (General)
43PB7/CC2I/OマルチプレクスI/O・ペリフェラル端子 PB7/CC2 (General)
44BOOT0I入力専用端子 BOOT0 (General)
45PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (General)
46PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (General)
47VSSGNDグラウンド基準端子 (VSS)
48VDDPower電源供給入力 (VDD — 1.8V~3.6V)
PIN 1 VBAT
Power
電源供給入力 (VBAT — 1.8V~3.6V)
設計上の注意点: Primary positive power supply input (VBAT) operating in the 1.8V~3.6V domain (Max rating: 3.6V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 6 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH32L103C8T6 (WCH · LQFP-48(7x7))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH32L103C8T6 (LQFP-48(7x7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH32L103C8T6 (LQFP-48(7x7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (48ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH32L103C8T6 (LQFP-48(7x7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH32L103C8T6 (LQFP-48(7x7)) - 4. パッケージ外形寸法図 (D×E×A)
LQFP-48(7x7) · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH32L103C8T6 (LQFP-48(7x7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (48 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH32L103C8T6 (LQFP-48(7x7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (6 点 · 1/1 ページ)
CH32L103 シリーズの切り抜きなし原本図面 6 点中 1–6 点目を表示
P54 · p54_fig01パッケージ完全一致
CH32L103C8T6 (LQFP-48(7x7)) — CH32L103/M103 数据手册 https://wch.cn
CH32L103/M103 数据手册 https://wch.cn
P13 · p13_fig011239×2201px
CH32L103C8T6 (LQFP-48(7x7)) — V2.1 11
V2.1 11
P13 · p13_fig01P13
CH32L103C8T6 (LQFP-48(7x7)) — Datasheet Page 13 (p13_fig01)
Datasheet Page 13 (p13_fig01)
P15 · p15_fig011138×751px
CH32L103C8T6 (LQFP-48(7x7)) — T:TIME_ (T1CH3:TIM1_CH3、T1CH1N:TIM1_CH1N、T1BK:TIM1_BKIN) OPA:OPA_ (OPAP4:OPA_P4、OPAN4:OPA_N4、OPAO2:OPA_O2) UDP:USBDP UDM:USBDM
T:TIME_ (T1CH3:TIM1_CH3、T1CH1N:TIM1_CH1N、T1BK:TIM1_BKIN) OPA:OPA_ (OPAP4:OPA_P4、OPAN4:OPA_N4、OPAO2:OPA_O2) UDP:USBDP UDM:USBDM
P16 · p16_fig011770×2440px
CH32L103C8T6 (LQFP-48(7x7)) — V2.1 14
V2.1 14
P37 · p37_fig011961×1379px
CH32L103C8T6 (LQFP-48(7x7)) — V2.1 35
V2.1 35

電気仕様 & 部品詳細スペック (CH32L103C8T6)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH32L103C8T6 (LQFP-48(7x7)) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 1.40 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V~3.6V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, I2C, ADC, PWM, RTC/CLK, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V~3.6V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
25MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 1.40 mm (A1=0.10 mm)
パッケージ系列: LQFP (LQFP-48(7x7))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, I2C, ADC, PWM, RTC/CLK, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: ブートストラップピン注意 (PB2/BOOT1, BOOT0)：リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル48 ピン自動バス分類
OK
IPC-7351B フットプリント48 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified
IPC-7351B

同系列ファミリー & 同一データシート部品 — CH32L103 (3)

同一データシートを共有するパッケージ違いやバリアントを選択

機械寸法 & ランドパターン (LQFP-48(7x7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.40mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 1.25 mm
ピン数 / 総パッド数Topology
48P / 48Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
LQFP-48(7x7)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH32L103C8T6 (LQFP-48(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH32L103C8T6 (LQFP-48(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH32L103C8T6 (LQFP-48(7x7) パッケージ) は全 48 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 1.8V~3.6V です。主なピン：1 (VBAT: 電源供給入力 (VBAT — 1.8V~3.6V)), 2 (PC13/TAMPER/RTC: マルチプレクスI/O・ペリフェラル端子 PC13/TAMPER/RTC (RTC/CLK)), 3 (PC14/OSC32IN: マルチプレクスI/O・ペリフェラル端子 PC14/OSC32IN (RTC/CLK)), 4 (PC15/OSC32OUT: マルチプレクスI/O・ペリフェラル端子 PC15/OSC32OUT (RTC/CLK)), 5 (OSC_IN/PD0: マルチプレクスI/O・ペリフェラル端子 OSC_IN/PD0 (RTC/CLK)), 6 (OSC_OUT/PD1: マルチプレクスI/O・ペリフェラル端子 OSC_OUT/PD1 (RTC/CLK))。

CH32L103C8T6 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH32L103C8T6 (LQFP-48(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 48 パッドで構成されています。

CH32L103C8T6 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH32L103C8T6 (WCH, LQFP-48(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (48 ピン) & CH32L103 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VBATPower_In1.8V~3.6V 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 3.6V) です。
2PC13/TAMPER/RTCDigital_IO信号端子 PC13/TAMPER/RTC（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PC13/TAMPER/RTC。対応バス/インターフェース: RTC/CLK。
3PC14/OSC32INDigital_IO信号端子 PC14/OSC32IN（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PC14/OSC32IN。対応バス/インターフェース: RTC/CLK。
4PC15/OSC32OUTDigital_IO信号端子 PC15/OSC32OUT（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PC15/OSC32OUT。対応バス/インターフェース: RTC/CLK。
5OSC_IN/PD0Digital_IO信号端子 OSC_IN/PD0（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: OSC_IN/PD0。対応バス/インターフェース: RTC/CLK。
6OSC_OUT/PD1Digital_IO信号端子 OSC_OUT/PD1（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: OSC_OUT/PD1。対応バス/インターフェース: RTC/CLK。
7NRSTDigital_IOローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
8VSSAGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSA) です。
9VDDAPower_In1.8V~3.6V 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 3.6V) です。
10PA0/WKUP/ADC0/OPAP4Analog信号端子 PA0/WKUP/ADC0/OPAP4（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PA0/WKUP/ADC0/OPAP4。対応バス/インターフェース: ADC。
11PA1/ADC1/OPAN4Analog信号端子 PA1/ADC1/OPAN4（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PA1/ADC1/OPAN4。対応バス/インターフェース: ADC。
12PA2/ADC2/OPAO2Analog信号端子 PA2/ADC2/OPAO2（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PA2/ADC2/OPAO2。対応バス/インターフェース: ADC。
13PA3/ADC3/OPAO0Analog信号端子 PA3/ADC3/OPAO0（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PA3/ADC3/OPAO0。対応バス/インターフェース: ADC。
14PA4/ADC4/OPAO3Analog信号端子 PA4/ADC4/OPAO3（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PA4/ADC4/OPAO3。対応バス/インターフェース: ADC。
15PA5/ADC5/OPAN3Analog信号端子 PA5/ADC5/OPAN3（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PA5/ADC5/OPAN3。対応バス/インターフェース: ADC。
16PA6/ADC6/OPAP5/OPAN1Analog信号端子 PA6/ADC6/OPAP5/OPAN1（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PA6/ADC6/OPAP5/OPAN1。対応バス/インターフェース: ADC。
17PA7/ADC7/OPAP3/OPAN5Analog信号端子 PA7/ADC7/OPAP3/OPAN5（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PA7/ADC7/OPAP3/OPAN5。対応バス/インターフェース: ADC。
18PB0/ADC8/OPAP1/OPAO4Analog信号端子 PB0/ADC8/OPAP1/OPAO4（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PB0/ADC8/OPAP1/OPAO4。対応バス/インターフェース: ADC。
19PB1/ADC9/OPAO1Analog信号端子 PB1/ADC9/OPAO1（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PB1/ADC9/OPAO1。対応バス/インターフェース: ADC。
20PB2/BOOT1Digital_IO信号端子 PB2/BOOT1（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PB2/BOOT1。対応バス/インターフェース: General。
21PB10/OPAN2/OPAN6Digital_IO信号端子 PB10/OPAN2/OPAN6（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PB10/OPAN2/OPAN6。対応バス/インターフェース: General。
22PB11/OPAN0Digital_IO信号端子 PB11/OPAN0（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PB11/OPAN0。対応バス/インターフェース: General。
23VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
24VDDPower_In1.8V~3.6V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 3.6V) です。
25PB12Digital_IO信号端子 PB12（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PB12。対応バス/インターフェース: General。
26PB13Digital_IO信号端子 PB13（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PB13。対応バス/インターフェース: General。
27PB14/OPAP2Digital_IO信号端子 PB14/OPAP2（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PB14/OPAP2。対応バス/インターフェース: General。
28PB15/OPAP0Digital_IO信号端子 PB15/OPAP0（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PB15/OPAP0。対応バス/インターフェース: General。
29PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PA8。対応バス/インターフェース: General。
30PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PA9。対応バス/インターフェース: General。
31PA10Digital_IO信号端子 PA10（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PA10。対応バス/インターフェース: General。
32PA11/UDMDigital_IO信号端子 PA11/UDM（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PA11/UDM。対応バス/インターフェース: General。
33PA12/UDPDigital_IO信号端子 PA12/UDP（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PA12/UDP。対応バス/インターフェース: General。
34PA13/SWDIODigital_IO信号端子 PA13/SWDIO（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PA13/SWDIO。対応バス/インターフェース: SWD/JTAG。
35VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
36VDDPower_In1.8V~3.6V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 3.6V) です。
37PA14/SWCLKDigital_IO信号端子 PA14/SWCLK（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PA14/SWCLK。対応バス/インターフェース: SWD/JTAG。
38PA15Digital_IO信号端子 PA15（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PA15。対応バス/インターフェース: General。
39PB3Digital_IO信号端子 PB3（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
40PB4Digital_IO信号端子 PB4（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
41PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
42PB6/CC1Digital_IO信号端子 PB6/CC1（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PB6/CC1。対応バス/インターフェース: General。
43PB7/CC2Digital_IO信号端子 PB7/CC2（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PB7/CC2。対応バス/インターフェース: General。
44BOOT0Digital_IO信号端子 BOOT0（方向: I、電圧域: 1.8V~3.6V）。多重化オルタネート機能: BOOT0。対応バス/インターフェース: General。
45PB8Digital_IO信号端子 PB8（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PB8。対応バス/インターフェース: General。
46PB9Digital_IO信号端子 PB9（方向: I/O、電圧域: 1.8V~3.6V）。多重化オルタネート機能: PB9。対応バス/インターフェース: General。
47VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
48VDDPower_In1.8V~3.6V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 3.6V) です。
探索部品パッケージメーカーアップロード