PIC18F2450-I/ML (QFN-28-EP(6x6)) — Symbol, Footprint IPC-7351B & 3D STEP Model

PIC18F2450-I/ML

MICROCHIPID: C219557QFN-28-EP(6x6) · 29 Pins · Pitch 0.65mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · PIC18F2450-I/ML (QFN-28-EP(6x6))1RA2/AN2/VREF2RA3/AN3/VREF3RA4/T0CKI/RC4RA5/AN4/HLVD5VSS6OSC1/CLKI7OSC2/CLKO/RA8RC0/T1OSO/T19RC1/T1OSI/UO10RC2/CCP111VUSB12RC4/D-/VM13RC5/D+/VP14RC6/TX/CK15RC7/RX/DT29EP28RA1/AN127RA0/AN026MCLR#/VPP/RE25RB7/KBI3/PGD24RB6/KBI2/PGC23RB5/KBI1/PGM22RB4/AN11/KBI21RB3/AN9/VPO20RB2/AN8/INT219RB1/AN10/INT18RB0/AN12/INT17VDD16VSSGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.825.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4mm
2. 2D-FOOTPRINT
1234567891011121314151617181920212223242526272829E=6.00mm · Pitch e=0.65mmD=6.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D-MODELL
Gehäusekörper: 6.00mm × 6.00mm · Raster: 0.65mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (29/29)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1RA2/AN2/VREF-AnalogMultiplex-I/O- & Peripherie-Pin RA2/AN2/VREF- (General)
2RA3/AN3/VREF+AnalogMultiplex-I/O- & Peripherie-Pin RA3/AN3/VREF+ (General)
3RA4/T0CKI/RCVI/OMultiplex-I/O- & Peripherie-Pin RA4/T0CKI/RCV (General)
4RA5/AN4/HLVDINI/OMultiplex-I/O- & Peripherie-Pin RA5/AN4/HLVDIN (General)
5VSSGNDMasseanschluss (VSS)
6OSC1/CLKII/OMultiplex-I/O- & Peripherie-Pin OSC1/CLKI (RTC/CLK)
7OSC2/CLKO/RA6I/OMultiplex-I/O- & Peripherie-Pin OSC2/CLKO/RA6 (RTC/CLK)
8RC0/T1OSO/T1CKII/OMultiplex-I/O- & Peripherie-Pin RC0/T1OSO/T1CKI (General)
9RC1/T1OSI/UOE#I/OMultiplex-I/O- & Peripherie-Pin RC1/T1OSI/UOE# (General)
10RC2/CCP1I/OMultiplex-I/O- & Peripherie-Pin RC2/CCP1 (General)
11VUSBI/OMultiplex-I/O- & Peripherie-Pin VUSB (General)
12RC4/D-/VMI/OMultiplex-I/O- & Peripherie-Pin RC4/D-/VM (USB)
13RC5/D+/VPI/OMultiplex-I/O- & Peripherie-Pin RC5/D+/VP (USB)
14RC6/TX/CKI/OMultiplex-I/O- & Peripherie-Pin RC6/TX/CK (General)
15RC7/RX/DTI/OMultiplex-I/O- & Peripherie-Pin RC7/RX/DT (General)
16VSSGNDMasseanschluss (VSS)
17VDDPowerVersorgungsspannungseingang (VDD — 2.0V to 5.5V)
18RB0/AN12/INT0I/OMultiplex-I/O- & Peripherie-Pin RB0/AN12/INT0 (General)
19RB1/AN10/INT1I/OMultiplex-I/O- & Peripherie-Pin RB1/AN10/INT1 (General)
20RB2/AN8/INT2/VMOI/OMultiplex-I/O- & Peripherie-Pin RB2/AN8/INT2/VMO (General)
21RB3/AN9/VPOI/OMultiplex-I/O- & Peripherie-Pin RB3/AN9/VPO (General)
22RB4/AN11/KBI0I/OMultiplex-I/O- & Peripherie-Pin RB4/AN11/KBI0 (General)
23RB5/KBI1/PGMI/OMultiplex-I/O- & Peripherie-Pin RB5/KBI1/PGM (General)
24RB6/KBI2/PGCI/OMultiplex-I/O- & Peripherie-Pin RB6/KBI2/PGC (General)
25RB7/KBI3/PGDI/OMultiplex-I/O- & Peripherie-Pin RB7/KBI3/PGD (General)
26MCLR#/VPP/RE3I/OMultiplex-I/O- & Peripherie-Pin MCLR#/VPP/RE3 (General)
27RA0/AN0I/OMultiplex-I/O- & Peripherie-Pin RA0/AN0 (General)
28RA1/AN1I/OMultiplex-I/O- & Peripherie-Pin RA1/AN1 (General)
29EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 RA2/AN2/VREF-
Analog
Multiplex-I/O- & Peripherie-Pin RA2/AN2/VREF- (General)
Designhinweis: Signal terminal RA2/AN2/VREF- (Analog, 2.0V to 5.5V domain). Multiplexed alternate functions: RA2/AN2/VREF-. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 14 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: PIC18F2450-I/ML (MICROCHIP · QFN-28-EP(6x6))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
PIC18F2450-I/ML (QFN-28-EP(6x6)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
PIC18F2450-I/ML (QFN-28-EP(6x6)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (29 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
PIC18F2450-I/ML (QFN-28-EP(6x6)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
PIC18F2450-I/ML (QFN-28-EP(6x6)) - 4. Gehäuseabmessungen (D×E×A)
QFN-28-EP(6x6) · 6.00×6.00mm · Raster 0.65mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
PIC18F2450-I/ML (QFN-28-EP(6x6)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (29 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
PIC18F2450-I/ML (QFN-28-EP(6x6)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (14 Abb. · Seite 1/2)
Zeige 1–12 von 14 unbeschnittenen Originalzeichnungen für PIC18F2450
P2 · p02_fig011777×1640px
PIC18F2450-I/ML (QFN-28-EP(6x6)) — DS39760D-page ii © 2008 Microchip Technology Inc. | Trademarks | FilterLab, Linear Active Thermistor, MXDEV, MXLAB, SEEVAL, SmartSensor and The Embedded Control Solutions Company are registered trademarks of Microchip Technology Incorporate
DS39760D-page ii © 2008 Microchip Technology Inc. | Trademarks | FilterLab, Linear Active Thermistor, MXDEV, MXLAB, SEEVAL, SmartSensor and The Embedded Control Solutions Company are registered trademarks of Microchip Technology Incorporate
P2 · p02_fig02783×283px
PIC18F2450-I/ML (QFN-28-EP(6x6)) — DS39760D-page ii © 2008 Microchip Technology Inc.
DS39760D-page ii © 2008 Microchip Technology Inc.
P126 · p126_fig011472×382px
PIC18F2450-I/ML (QFN-28-EP(6x6)) — 13.2 Capture Mode
13.2 Capture Mode
P126 · p126_fig021398×457px
PIC18F2450-I/ML (QFN-28-EP(6x6)) — FIGURE 13-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
FIGURE 13-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
P127 · p127_fig011349×482px
PIC18F2450-I/ML (QFN-28-EP(6x6)) — FIGURE 13-2: COMPARE MODE OPERATION BLOCK DIAGRAM
FIGURE 13-2: COMPARE MODE OPERATION BLOCK DIAGRAM
P135 · p135_fig011778×1006px
PIC18F2450-I/ML (QFN-28-EP(6x6)) — 14.2.2.3 Internal Pull-up Resistors
14.2.2.3 Internal Pull-up Resistors
P135 · p135_fig021778×710px
PIC18F2450-I/ML (QFN-28-EP(6x6)) — FIGURE 14-3: EXTERNAL CIRCUITRY PIC® Microcontroller Host Controller/HUB
FIGURE 14-3: EXTERNAL CIRCUITRY PIC® Microcontroller Host Controller/HUB
P135 · p135_fig02P135
PIC18F2450-I/ML (QFN-28-EP(6x6)) — Datasheet Page 135 (p135_fig02)
Datasheet Page 135 (p135_fig02)
P213 · p213_fig011780×599px
PIC18F2450-I/ML (QFN-28-EP(6x6)) — TABLE 18-4: DEBUGGER RESOURCES | TABLE 18-5: EQUIVALENT PINS FOR LEGACY AND DEDICATED ICD/ICSP™ PORTS | I/O pins: RB6, RB7 | Stack: 2 levels | Program Memory: 512 bytes | Data Memory: 10 bytes | Pin Name | Pin Type Pin Function Legacy | Por
TABLE 18-4: DEBUGGER RESOURCES | TABLE 18-5: EQUIVALENT PINS FOR LEGACY AND DEDICATED ICD/ICSP™ PORTS | I/O pins: RB6, RB7 | Stack: 2 levels | Program Memory: 512 bytes | Data Memory: 10 bytes | Pin Name | Pin Type Pin Function Legacy | Por
P214 · p214_fig011779×1137px
PIC18F2450-I/ML (QFN-28-EP(6x6)) — PIC18F2450/4450 | Even when the dedicated port is enabled, the ICSP and ICD functions remain available through the legacy port. When VIHH is seen on the MCLR/VPP/RE3 pin, the state of the ICRST/ICVPP pin is ignored. | 18.9.2 28-PIN EMULATIO
PIC18F2450/4450 | Even when the dedicated port is enabled, the ICSP and ICD functions remain available through the legacy port. When VIHH is seen on the MCLR/VPP/RE3 pin, the state of the ICRST/ICVPP pin is ignored. | 18.9.2 28-PIN EMULATIO
P214 · p214_fig01P214
PIC18F2450-I/ML (QFN-28-EP(6x6)) — Datasheet Page 214 (p214_fig01)
Datasheet Page 214 (p214_fig01)
P297 · p297_fig021777×853px
PIC18F2450-I/ML (QFN-28-EP(6x6)) — © 2008 Microchip Technology Inc. DS39760D-page 295 | Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-spe
© 2008 Microchip Technology Inc. DS39760D-page 295 | Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-spe
Seite 1 / 2 (14 extrahierte Abbildungen)

Elektrische Spezifikationen & Bauteildetails (PIC18F2450-I/ML)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:PIC18F2450-I/ML (QFN-28-EP(6x6)) ist ein 28-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 6.00 × 6.00 × 1.00 mm (Pin-Raster e = 0.65 mm). Ausgelegt für 2.0V to 5.5V Versorgungsspannung, -10°C to +70°C Temperaturbereich und USB, UART, ADC, PWM, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
2.0V to 5.5V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-10°C to +70°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
32 kHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
6.00 × 6.00 × 1.00 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-28-EP(6x6))
Pinanzahl & RastermaßN / e
28 Pins | Pitch e = 0.65 mm (25.6 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART, ADC, PWM, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol29 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint29 Pads · Raster 0.65mm
OK
IPC-7525 60% LotpastenfensterEPAD 4.70×4.70mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-28-EP(6x6))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
6.00 × 6.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.00mm · e=0.65mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
29P / 29Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Per application circuit
QFN-28-EP(6x6)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — PIC18F2450-I/ML (QFN-28-EP(6x6))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des PIC18F2450-I/ML (QFN-28-EP(6x6))?

Das Bauteil PIC18F2450-I/ML von MICROCHIP im QFN-28-EP(6x6)-Gehäuse besitzt 29 Pins mit einem Rastermaß (Pitch) von 0.65 mm und einem Betriebsspannungsbereich VCC von 2.0V to 5.5V. Wichtige Pins: 1 (RA2/AN2/VREF-: Multiplex-I/O- & Peripherie-Pin RA2/AN2/VREF- (General)), 2 (RA3/AN3/VREF+: Multiplex-I/O- & Peripherie-Pin RA3/AN3/VREF+ (General)), 3 (RA4/T0CKI/RCV: Multiplex-I/O- & Peripherie-Pin RA4/T0CKI/RCV (General)), 4 (RA5/AN4/HLVDIN: Multiplex-I/O- & Peripherie-Pin RA5/AN4/HLVDIN (General)), 5 (VSS: Masseanschluss (VSS)), 6 (OSC1/CLKI: Multiplex-I/O- & Peripherie-Pin OSC1/CLKI (RTC/CLK)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der PIC18F2450-I/ML?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des PIC18F2450-I/ML (QFN-28-EP(6x6)) 6.00 × 6.00 mm bei einem Pitch e = 0.65 mm und 29 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 4.70 × 4.70 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für PIC18F2450-I/ML heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für PIC18F2450-I/ML (MICROCHIP, QFN-28-EP(6x6)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (29 Pins) & PIC18F2450 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1RA2/AN2/VREF-AnalogSignalanschluss RA2/AN2/VREF- (Richtung: Analog, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RA2/AN2/VREF-. Unterstützte Bus-Schnittstellen: General.
2RA3/AN3/VREF+AnalogSignalanschluss RA3/AN3/VREF+ (Richtung: Analog, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RA3/AN3/VREF+. Unterstützte Bus-Schnittstellen: General.
3RA4/T0CKI/RCVDigital_IOSignalanschluss RA4/T0CKI/RCV (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RA4/T0CKI/RCV. Unterstützte Bus-Schnittstellen: General.
4RA5/AN4/HLVDINDigital_IOSignalanschluss RA5/AN4/HLVDIN (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RA5/AN4/HLVDIN. Unterstützte Bus-Schnittstellen: General.
5VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
6OSC1/CLKIDigital_IOSignalanschluss OSC1/CLKI (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: OSC1/CLKI. Unterstützte Bus-Schnittstellen: RTC/CLK.
7OSC2/CLKO/RA6Digital_IOSignalanschluss OSC2/CLKO/RA6 (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: OSC2/CLKO/RA6. Unterstützte Bus-Schnittstellen: RTC/CLK.
8RC0/T1OSO/T1CKIDigital_IOSignalanschluss RC0/T1OSO/T1CKI (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RC0/T1OSO/T1CKI. Unterstützte Bus-Schnittstellen: General.
9RC1/T1OSI/UOE#Digital_IOSignalanschluss RC1/T1OSI/UOE# (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RC1/T1OSI/UOE#. Unterstützte Bus-Schnittstellen: General.
10RC2/CCP1Digital_IOSignalanschluss RC2/CCP1 (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RC2/CCP1. Unterstützte Bus-Schnittstellen: General.
11VUSBDigital_IOSignalanschluss VUSB (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: VUSB. Unterstützte Bus-Schnittstellen: General.
12RC4/D-/VMDigital_IOSignalanschluss RC4/D-/VM (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RC4/D-/VM. Unterstützte Bus-Schnittstellen: USB.
13RC5/D+/VPDigital_IOSignalanschluss RC5/D+/VP (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RC5/D+/VP. Unterstützte Bus-Schnittstellen: USB.
14RC6/TX/CKDigital_IOSignalanschluss RC6/TX/CK (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RC6/TX/CK. Unterstützte Bus-Schnittstellen: General.
15RC7/RX/DTDigital_IOSignalanschluss RC7/RX/DT (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RC7/RX/DT. Unterstützte Bus-Schnittstellen: General.
16VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
17VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 2.0V to 5.5V (Max. 5.5V).
18RB0/AN12/INT0Digital_IOSignalanschluss RB0/AN12/INT0 (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RB0/AN12/INT0. Unterstützte Bus-Schnittstellen: General.
19RB1/AN10/INT1Digital_IOSignalanschluss RB1/AN10/INT1 (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RB1/AN10/INT1. Unterstützte Bus-Schnittstellen: General.
20RB2/AN8/INT2/VMODigital_IOSignalanschluss RB2/AN8/INT2/VMO (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RB2/AN8/INT2/VMO. Unterstützte Bus-Schnittstellen: General.
21RB3/AN9/VPODigital_IOSignalanschluss RB3/AN9/VPO (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RB3/AN9/VPO. Unterstützte Bus-Schnittstellen: General.
22RB4/AN11/KBI0Digital_IOSignalanschluss RB4/AN11/KBI0 (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RB4/AN11/KBI0. Unterstützte Bus-Schnittstellen: General.
23RB5/KBI1/PGMDigital_IOSignalanschluss RB5/KBI1/PGM (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RB5/KBI1/PGM. Unterstützte Bus-Schnittstellen: General.
24RB6/KBI2/PGCDigital_IOSignalanschluss RB6/KBI2/PGC (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RB6/KBI2/PGC. Unterstützte Bus-Schnittstellen: General.
25RB7/KBI3/PGDDigital_IOSignalanschluss RB7/KBI3/PGD (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RB7/KBI3/PGD. Unterstützte Bus-Schnittstellen: General.
26MCLR#/VPP/RE3Digital_IOSignalanschluss MCLR#/VPP/RE3 (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: MCLR#/VPP/RE3. Unterstützte Bus-Schnittstellen: General.
27RA0/AN0Digital_IOSignalanschluss RA0/AN0 (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RA0/AN0. Unterstützte Bus-Schnittstellen: General.
28RA1/AN1Digital_IOSignalanschluss RA1/AN1 (Richtung: I/O, Spannungsbereich: 2.0V to 5.5V). Alternative Multiplex-Funktionen: RA1/AN1. Unterstützte Bus-Schnittstellen: General.
29EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.