ChipDocs.org
3990 部品PDFアップロード
PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

PIC18LF47K40-E/MV

MICROCHIPUQFN-40-EP(5x5) · 41 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · PIC18LF47K40-E/MV (UQFN-40-EP(5x5))1IOCEN[n]=12RD43RD54RD65RD76VSS7VDD8RB09RB110RB211RB312RB413RB514ICSPCLK/RB615ICSPDAT/RB716VPP/MCLR#/RE17RA018RA119RA220RA321RA441EP40RC639RC538RC437RD336RD235RD134RD033RC332RC231RC130RC029RA628RA727VSS26VDD25RE224RE123RE022RA5Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.833.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0mm
2. 2Dフットプリント
1234567891011121314151617181920212223242526272829303132333435363738394041E=5.00mm · Pitch e=0.40mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 5.00mm × 5.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (41/41)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1IOCEN[n]=1I/OマルチプレクスI/O・ペリフェラル端子 IOCEN[n]=1 (General)
2RD4I/OマルチプレクスI/O・ペリフェラル端子 RD4 (General)
3RD5I/OマルチプレクスI/O・ペリフェラル端子 RD5 (General)
4RD6I/OマルチプレクスI/O・ペリフェラル端子 RD6 (General)
5RD7I/OマルチプレクスI/O・ペリフェラル端子 RD7 (General)
6VSSGNDグラウンド基準端子 (VSS)
7VDDPower電源供給入力 (VDD — 1.8V to 3.6V)
8RB0I/OマルチプレクスI/O・ペリフェラル端子 RB0 (General)
9RB1I/OマルチプレクスI/O・ペリフェラル端子 RB1 (General)
10RB2I/OマルチプレクスI/O・ペリフェラル端子 RB2 (General)
11RB3I/OマルチプレクスI/O・ペリフェラル端子 RB3 (General)
12RB4I/OマルチプレクスI/O・ペリフェラル端子 RB4 (General)
13RB5I/OマルチプレクスI/O・ペリフェラル端子 RB5 (General)
14ICSPCLK/RB6I/OマルチプレクスI/O・ペリフェラル端子 ICSPCLK/RB6 (General)
15ICSPDAT/RB7I/OマルチプレクスI/O・ペリフェラル端子 ICSPDAT/RB7 (General)
16VPP/MCLR#/RE3I/OマルチプレクスI/O・ペリフェラル端子 VPP/MCLR#/RE3 (General)
17RA0I/OマルチプレクスI/O・ペリフェラル端子 RA0 (General)
18RA1I/OマルチプレクスI/O・ペリフェラル端子 RA1 (General)
19RA2I/OマルチプレクスI/O・ペリフェラル端子 RA2 (General)
20RA3I/OマルチプレクスI/O・ペリフェラル端子 RA3 (General)
21RA4I/OマルチプレクスI/O・ペリフェラル端子 RA4 (General)
22RA5I/OマルチプレクスI/O・ペリフェラル端子 RA5 (General)
23RE0I/OマルチプレクスI/O・ペリフェラル端子 RE0 (General)
24RE1I/OマルチプレクスI/O・ペリフェラル端子 RE1 (General)
25RE2I/OマルチプレクスI/O・ペリフェラル端子 RE2 (General)
26VDDPower電源供給入力 (VDD — 1.8V to 3.6V)
27VSSGNDグラウンド基準端子 (VSS)
28RA7I/OマルチプレクスI/O・ペリフェラル端子 RA7 (General)
29RA6I/OマルチプレクスI/O・ペリフェラル端子 RA6 (General)
30RC0I/OマルチプレクスI/O・ペリフェラル端子 RC0 (General)
31RC1I/OマルチプレクスI/O・ペリフェラル端子 RC1 (General)
32RC2I/OマルチプレクスI/O・ペリフェラル端子 RC2 (General)
33RC3I/OマルチプレクスI/O・ペリフェラル端子 RC3 (General)
34RD0I/OマルチプレクスI/O・ペリフェラル端子 RD0 (General)
35RD1I/OマルチプレクスI/O・ペリフェラル端子 RD1 (General)
36RD2I/OマルチプレクスI/O・ペリフェラル端子 RD2 (General)
37RD3I/OマルチプレクスI/O・ペリフェラル端子 RD3 (General)
38RC4I/OマルチプレクスI/O・ペリフェラル端子 RC4 (General)
39RC5I/OマルチプレクスI/O・ペリフェラル端子 RC5 (General)
40RC6I/OマルチプレクスI/O・ペリフェラル端子 RC6 (General)
41EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 IOCEN[n]=1
I/O
マルチプレクスI/O・ペリフェラル端子 IOCEN[n]=1 (General)
設計上の注意点: Signal terminal IOCEN[n]=1 (I/O, 1.8V to 3.6V domain). Multiplexed alternate functions: IOCEN[n]=1. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 14 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
1. 実装3D外観モデルREPRESENTATIVE
PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (41ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) - 4. パッケージ外形寸法図 (D×E×A)
UQFN-40-EP(5x5) · 5.00×5.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (41 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (14 点 · 1/2 ページ)
PIC18LF47K40 シリーズの切り抜きなし原本図面 14 点中 1–12 点目を表示
P1 · p01_fig01456×280px
PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) — 28/40/44-Pin, Low-Power, High-Performance
28/40/44-Pin, Low-Power, High-Performance
P30 · p30_fig01585×438px
PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) — Figure 2-2. Example of MCLR Pin Connections
Figure 2-2. Example of MCLR Pin Connections
P83 · p83_fig011778×711px
PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) — Figure 6-3. WAKE-UP FROM SLEEP THROUGH INTERRUPT
Figure 6-3. WAKE-UP FROM SLEEP THROUGH INTERRUPT
P290 · p290_fig011775×1546px
PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) — 16.4 Enabling the Module
16.4 Enabling the Module
P372 · p372_fig01930×595px
PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) — Figure 21-2. Compare Mode Operation Block Diagram
Figure 21-2. Compare Mode Operation Block Diagram
P442 · p442_fig011469×1318px
PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) — Figure 26-1. MSSP Block Diagram (SPI mode)
Figure 26-1. MSSP Block Diagram (SPI mode)
P444 · p444_fig011705×878px
PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) — Figure 26-3. SPI Master/Slave Connection
Figure 26-3. SPI Master/Slave Connection
P444 · p444_fig01P444
PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) — Datasheet Page 444 (p444_fig01)
Datasheet Page 444 (p444_fig01)
P808 · p808_fig01891×900px
PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) — Units Dimension Limits
Units Dimension Limits
P808 · p808_fig01P808
PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) — Datasheet Page 808 (p808_fig01)
Datasheet Page 808 (p808_fig01)
P809 · p809_fig011195×1351px
PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) — Contact Pad Length (X44) Contact Pad Width (X44)
Contact Pad Length (X44) Contact Pad Width (X44)
P809 · p809_fig01P809
PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) — Datasheet Page 809 (p809_fig01)
Datasheet Page 809 (p809_fig01)
1 / 2 ページ (14 点の抽出図面)

電気仕様 & 部品詳細スペック (PIC18LF47K40-E/MV)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) は 40 ピンの標準電子部品・コネクタで、パッケージ外形は 5.00 × 5.00 × 0.50 mm（ピンピッチ e = 0.40 mm）です。動作電源電圧 1.8V to 3.6V、動作温度範囲 -40°C to 85°C、UART, SPI, I2C, ADC, DAC, PWM インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V to 3.6V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C to 85°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
64 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
5.00 × 5.00 × 0.50 mm (A1=0.03 mm)
パッケージ系列: QFN (UQFN-40-EP(5x5))
ピン数・リードピッチN / e
40 Pins | Pitch e = 0.40 mm (15.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART, SPI, I2C, ADC, DAC, PWM
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル41 ピン自動バス分類
OK
IPC-7351B フットプリント41 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口EPAD 3.70×3.70mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified
IPC-7351B

同系列ファミリー & 同一データシート部品 — PIC18LF47K40 (2)

同一データシートを共有するパッケージ違いやバリアントを選択

機械寸法 & ランドパターン (UQFN-40-EP(5x5))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
5.00 × 5.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.50mm · e=0.40mm
パッド寸法 (W × L)Level B
0.22 × 0.85 mm
ピン数 / 総パッド数Topology
41P / 41Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
UQFN-40-EP(5x5)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — PIC18LF47K40-E/MV (UQFN-40-EP(5x5))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 PIC18LF47K40-E/MV (UQFN-40-EP(5x5) パッケージ) は全 41 ピン構成で、ピンピッチは 0.40 mm、動作電源電圧範囲 VCC は 1.8V to 3.6V です。主なピン：1 (IOCEN[n]=1: マルチプレクスI/O・ペリフェラル端子 IOCEN[n]=1 (General)), 2 (RD4: マルチプレクスI/O・ペリフェラル端子 RD4 (General)), 3 (RD5: マルチプレクスI/O・ペリフェラル端子 RD5 (General)), 4 (RD6: マルチプレクスI/O・ペリフェラル端子 RD6 (General)), 5 (RD7: マルチプレクスI/O・ペリフェラル端子 RD7 (General)), 6 (VSS: グラウンド基準端子 (VSS))。

PIC18LF47K40-E/MV の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、PIC18LF47K40-E/MV (UQFN-40-EP(5x5)) の本体外形は 5.00 × 5.00 mm、ピッチ e = 0.40 mm、合計 41 パッドで構成されています（中央放熱パッド EPAD 3.70 × 3.70 mm、IPC-7525 60% 開口ペーストマスク付き）。

PIC18LF47K40-E/MV の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの PIC18LF47K40-E/MV (MICROCHIP, UQFN-40-EP(5x5)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (41 ピン) & PIC18LF47K40 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1IOCEN[n]=1Digital_IO信号端子 IOCEN[n]=1（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: IOCEN[n]=1。対応バス/インターフェース: General。
2RD4Digital_IO信号端子 RD4（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RD4。対応バス/インターフェース: General。
3RD5Digital_IO信号端子 RD5（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RD5。対応バス/インターフェース: General。
4RD6Digital_IO信号端子 RD6（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RD6。対応バス/インターフェース: General。
5RD7Digital_IO信号端子 RD7（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RD7。対応バス/インターフェース: General。
6VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
7VDDPower_In1.8V to 3.6V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 3.6V) です。
8RB0Digital_IO信号端子 RB0（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RB0。対応バス/インターフェース: General。
9RB1Digital_IO信号端子 RB1（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RB1。対応バス/インターフェース: General。
10RB2Digital_IO信号端子 RB2（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RB2。対応バス/インターフェース: General。
11RB3Digital_IO信号端子 RB3（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RB3。対応バス/インターフェース: General。
12RB4Digital_IO信号端子 RB4（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RB4。対応バス/インターフェース: General。
13RB5Digital_IO信号端子 RB5（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RB5。対応バス/インターフェース: General。
14ICSPCLK/RB6Digital_IO信号端子 ICSPCLK/RB6（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: ICSPCLK/RB6。対応バス/インターフェース: General。
15ICSPDAT/RB7Digital_IO信号端子 ICSPDAT/RB7（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: ICSPDAT/RB7。対応バス/インターフェース: General。
16VPP/MCLR#/RE3Digital_IO信号端子 VPP/MCLR#/RE3（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: VPP/MCLR#/RE3。対応バス/インターフェース: General。
17RA0Digital_IO信号端子 RA0（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RA0。対応バス/インターフェース: General。
18RA1Digital_IO信号端子 RA1（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RA1。対応バス/インターフェース: General。
19RA2Digital_IO信号端子 RA2（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RA2。対応バス/インターフェース: General。
20RA3Digital_IO信号端子 RA3（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RA3。対応バス/インターフェース: General。
21RA4Digital_IO信号端子 RA4（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RA4。対応バス/インターフェース: General。
22RA5Digital_IO信号端子 RA5（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RA5。対応バス/インターフェース: General。
23RE0Digital_IO信号端子 RE0（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RE0。対応バス/インターフェース: General。
24RE1Digital_IO信号端子 RE1（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RE1。対応バス/インターフェース: General。
25RE2Digital_IO信号端子 RE2（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RE2。対応バス/インターフェース: General。
26VDDPower_In1.8V to 3.6V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 3.6V) です。
27VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
28RA7Digital_IO信号端子 RA7（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RA7。対応バス/インターフェース: General。
29RA6Digital_IO信号端子 RA6（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RA6。対応バス/インターフェース: General。
30RC0Digital_IO信号端子 RC0（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RC0。対応バス/インターフェース: General。
31RC1Digital_IO信号端子 RC1（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RC1。対応バス/インターフェース: General。
32RC2Digital_IO信号端子 RC2（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RC2。対応バス/インターフェース: General。
33RC3Digital_IO信号端子 RC3（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RC3。対応バス/インターフェース: General。
34RD0Digital_IO信号端子 RD0（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RD0。対応バス/インターフェース: General。
35RD1Digital_IO信号端子 RD1（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RD1。対応バス/インターフェース: General。
36RD2Digital_IO信号端子 RD2（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RD2。対応バス/インターフェース: General。
37RD3Digital_IO信号端子 RD3（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RD3。対応バス/インターフェース: General。
38RC4Digital_IO信号端子 RC4（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RC4。対応バス/インターフェース: General。
39RC5Digital_IO信号端子 RC5（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RC5。対応バス/インターフェース: General。
40RC6Digital_IO信号端子 RC6（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RC6。対応バス/インターフェース: General。
41EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード