機械寸法 & ランドパターン (TDFN-8-EP(3x3))
データシートから抽出・IPC-7351B 準拠標準化推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | Per application circuit TDFN-8-EP(3x3) | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — PIC16LF15313T-I/RF (TDFN-8-EP(3x3))
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答PIC16LF15313T-I/RF (TDFN-8-EP(3x3)) のピン配置 (Pinout) および電源電圧仕様は？
MICROCHIP 製 PIC16LF15313T-I/RF (TDFN-8-EP(3x3) パッケージ) は全 9 ピン構成で、ピンピッチは 0.65 mm、動作電源電圧範囲 VCC は 1.8V to 3.6V です。主なピン：1 (VDD: 電源供給入力 (VDD — 1.8V to 3.6V)), 2 (RA5: マルチプレクスI/O・ペリフェラル端子 RA5 (General)), 3 (RA4: マルチプレクスI/O・ペリフェラル端子 RA4 (General)), 4 (VPP/#MCLR/RA3: マルチプレクスI/O・ペリフェラル端子 VPP/#MCLR/RA3 (General)), 5 (RA2: マルチプレクスI/O・ペリフェラル端子 RA2 (General)), 6 (RA1/ICSPCLK: マルチプレクスI/O・ペリフェラル端子 RA1/ICSPCLK (General))。
PIC16LF15313T-I/RF の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、PIC16LF15313T-I/RF (TDFN-8-EP(3x3)) の本体外形は 3.00 × 3.00 mm、ピッチ e = 0.65 mm、合計 9 パッドで構成されています（中央放熱パッド EPAD 2.40 × 1.60 mm、IPC-7525 60% 開口ペーストマスク付き）。
PIC16LF15313T-I/RF の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの PIC16LF15313T-I/RF (MICROCHIP, TDFN-8-EP(3x3)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (9 ピン) & PIC16LF15313 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | VDD | Power_In | 1.8V to 3.6V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 3.6V) です。 |
| 2 | RA5 | Digital_IO | 信号端子 RA5（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RA5。対応バス/インターフェース: General。 |
| 3 | RA4 | Digital_IO | 信号端子 RA4（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RA4。対応バス/インターフェース: General。 |
| 4 | VPP/#MCLR/RA3 | Digital_IO | 信号端子 VPP/#MCLR/RA3（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: VPP/#MCLR/RA3。対応バス/インターフェース: General。 |
| 5 | RA2 | Digital_IO | 信号端子 RA2（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RA2。対応バス/インターフェース: General。 |
| 6 | RA1/ICSPCLK | Digital_IO | 信号端子 RA1/ICSPCLK（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RA1/ICSPCLK。対応バス/インターフェース: General。 |
| 7 | RA0/ICSPDAT | Digital_IO | 信号端子 RA0/ICSPDAT（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RA0/ICSPDAT。対応バス/インターフェース: General。 |
| 8 | VSS | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。 |
| 9 | EP | GND | パッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。 |