CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — Symbol, Footprint IPC-7351B & 3D STEP Model

CRT9006-83HSBIP

MICROCHIPID: C20537916PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL · 24 핀 · Pitch 2.54mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)1DOUT32DOUT23DOUT14DOUT05CLK6WREN#7CLRCNT#8CKEN9DIN010DIN111DIN212DIN324GND23DOUT422DOUT521DOUT620DOUT719OE#18OF17DIN716DIN615DIN514DIN413+5VGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.820.315.210.25.10-5.1-10.2-15.2-20.3mm
2. 2D 풋프린트
123456789101112131415161718192021222324E=13.70mm · Pitch e=2.54mmD=29.94mm-16-14-12-10-8-6-4-202468101214162321191715131197531-1-3-5-7-9-11-13-15-17-19-21-23mm
3. 3D CAD 모델
패키지 외형: 13.70mm × 29.94mm · 피치: 2.54mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (24/24)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1DOUT3I/O다중화 I/O 및 주변장치 핀 DOUT3 (General)
2DOUT2I/O다중화 I/O 및 주변장치 핀 DOUT2 (General)
3DOUT1I/O다중화 I/O 및 주변장치 핀 DOUT1 (General)
4DOUT0I/O다중화 I/O 및 주변장치 핀 DOUT0 (General)
5CLKI/O다중화 I/O 및 주변장치 핀 CLK (General)
6WREN#I/O다중화 I/O 및 주변장치 핀 WREN# (General)
7CLRCNT#I/O다중화 I/O 및 주변장치 핀 CLRCNT# (General)
8CKENI/O다중화 I/O 및 주변장치 핀 CKEN (General)
9DIN0I/O다중화 I/O 및 주변장치 핀 DIN0 (General)
10DIN1I/O다중화 I/O 및 주변장치 핀 DIN1 (General)
11DIN2I/O다중화 I/O 및 주변장치 핀 DIN2 (General)
12DIN3I/O다중화 I/O 및 주변장치 핀 DIN3 (General)
13+5VPower전원 공급 입력 핀 (+5V — 3.3V / 5.0V Standard Logic)
14DIN4I/O다중화 I/O 및 주변장치 핀 DIN4 (General)
15DIN5I/O다중화 I/O 및 주변장치 핀 DIN5 (General)
16DIN6I/O다중화 I/O 및 주변장치 핀 DIN6 (General)
17DIN7I/O다중화 I/O 및 주변장치 핀 DIN7 (General)
18OFI/O다중화 I/O 및 주변장치 핀 OF (General)
19OE#I/O다중화 I/O 및 주변장치 핀 OE# (General)
20DOUT7I/O다중화 I/O 및 주변장치 핀 DOUT7 (General)
21DOUT6I/O다중화 I/O 및 주변장치 핀 DOUT6 (General)
22DOUT5I/O다중화 I/O 및 주변장치 핀 DOUT5 (General)
23DOUT4I/O다중화 I/O 및 주변장치 핀 DOUT4 (General)
24GNDGND접지 기준 핀 (GND)
PIN 1 DOUT3
I/O
다중화 I/O 및 주변장치 핀 DOUT3 (General)
설계 권장 사항: Signal terminal DOUT3 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: DOUT3. Supported peripheral buses: General.
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 6 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: CRT9006-83HSBIP (MICROCHIP · PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (24 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 4. 패키지 외형 치수 (D×E×A)
PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL · 13.70×29.94mm · 피치 2.54mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (24 Pads)확대 ›
6. 응용 회로도SCHEMATIC
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (6개 도면 · 1/1 페이지)
CRT9006 제품군의 원본 도면 6개 중 1–6번째 표시 중
P1 · p01_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — Single Row Buffer FEATURES: PIN CONFIGURATION OC Low Cost Solution to CRT Memory Contention Problem CO Provides Enhanced Processor Throughput for CRT courts C}1 24) GND Display Systems voutz C2 235) pouts O Provides 8 Bit Wide Variable Leng
Single Row Buffer FEATURES: PIN CONFIGURATION OC Low Cost Solution to CRT Memory Contention Problem CO Provides Enhanced Processor Throughput for CRT courts C}1 24) GND Display Systems voutz C2 235) pouts O Provides 8 Bit Wide Variable Leng
P2 · p02_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — DESCRIPTION OF PIN FUNCTIONS = DATA OUTPUTS DOUT3-DOUT® | Data Outputs from the internal output latch. cLock CLK Character clock. The negative-going edge of CLK clocks the latches. When CKEN (pin 8) is high, CLK will increment the address c
DESCRIPTION OF PIN FUNCTIONS = DATA OUTPUTS DOUT3-DOUT® | Data Outputs from the internal output latch. cLock CLK Character clock. The negative-going edge of CLK clocks the latches. When CKEN (pin 8) is high, CLK will increment the address c
P2 · p02_fig01P2
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P4 · p04_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — FIGURE 1: AC CHARACTERISTICS -_——, —__ ee ten pl oe cux i tb ow TDR LB /T/L, | twcro—*] ant tence ~ Nowouo ll omen — — team WREN ‘ , COTPUT DATE \TASTATE cour TTT LLL Soe to x ey en Ir or cm} ew CURCNT FIGURE 2: SINGLE ROW BUFFER READ TIMIN
FIGURE 1: AC CHARACTERISTICS -_——, —__ ee ten pl oe cux i tb ow TDR LB /T/L, | twcro—*] ant tence ~ Nowouo ll omen — — team WREN ‘ , COTPUT DATE \TASTATE cour TTT LLL Soe to x ey en Ir or cm} ew CURCNT FIGURE 2: SINGLE ROW BUFFER READ TIMIN
P5 · p05_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — & °_agzcr< 5 3 “3 c uw gee al ae g FA 3 oI [GH eg 5 F3 oH = Lf 4 Ir} # Z sd 3 e x : je ee E Poo gd Tt 3 5 > 28 a! 3 g a 2 e 5 3 | — 2 g i 8 8 BE RS & a al a 3 £ if 3 OQ) soe Bos 5 2 2 q 2 QO _— Bs aly 3) f 4s 4 £ bE Tin an: 3 2 z 5 wie g By
& °_agzcr< 5 3 “3 c uw gee al ae g FA 3 oI [GH eg 5 F3 oH = Lf 4 Ir} # Z sd 3 e x : je ee E Poo gd Tt 3 5 > 28 a! 3 g a 2 e 5 3 | — 2 g i 8 8 BE RS & a al a 3 £ if 3 OQ) soe Bos 5 2 2 q 2 QO _— Bs aly 3) f 4s 4 £ bE Tin an: 3 2 z 5 wie g By
P6 · p06_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — FIGURE 4: TYPICAL READ TIMING FOR SRB CASCADED CONFIGURATION CuK SILI yt nn nn ny yUILN Be as cee ZIT TT 77. Ai MEMORY Ab SRESS —< AD XCEL CAE XRG [CRC Bee es XT TTT YD (CKEN« rr | Vv CURENT, aN Vv outro, —THREESTATE Xa XDT YG SDs XD XD XD
FIGURE 4: TYPICAL READ TIMING FOR SRB CASCADED CONFIGURATION CuK SILI yt nn nn ny yUILN Be as cee ZIT TT 77. Ai MEMORY Ab SRESS —< AD XCEL CAE XRG [CRC Bee es XT TTT YD (CKEN« rr | Vv CURENT, aN Vv outro, —THREESTATE Xa XDT YG SDs XD XD XD

전기적 사양 & 상세 부품 사양 (CRT9006-83HSBIP)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) 부품은 24핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 29.94 × 13.70 × 4.20 mm (핀 피치 e = 2.54 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 Standard I/O / Passive 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
DC / Broadband Passive
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
29.94 × 13.70 × 4.20 mm (A1=0.51 mm)
패키지 패밀리: DIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)
핀 수 및 리드 피치N / e
24 Pins | Pitch e = 2.54 mm (100.0 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
Standard I/O / Passive
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼24 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트24 개 패드 · 피치 2.54mm
OK
IPC-7525 60% 솔더 페이스트 개구율리플로우 1:1 표준
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
29.94 × 13.70 mm
높이 (A) & 피치 (e)IPC-7351B
A=4.20mm · e=2.54mm
패드 크기 (W × L)Level B
1.60 × 1.60 mm
핀 수 / 총 패드 수Topology
24P / 24Pad (THT_DIP)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

MICROCHIP에서 제조한 CRT9006-83HSBIP(PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL 패키지)은 핀 피치 2.54 mm의 24핀 소자입니다. 주요 핀 구성: 1 (DOUT3: 다중화 I/O 및 주변장치 핀 DOUT3 (General)), 2 (DOUT2: 다중화 I/O 및 주변장치 핀 DOUT2 (General)), 3 (DOUT1: 다중화 I/O 및 주변장치 핀 DOUT1 (General)), 4 (DOUT0: 다중화 I/O 및 주변장치 핀 DOUT0 (General)), 5 (CLK: 다중화 I/O 및 주변장치 핀 CLK (General)), 6 (WREN#: 다중화 I/O 및 주변장치 핀 WREN# (General)).

CRT9006-83HSBIP의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 CRT9006-83HSBIP(PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) 본체 크기는 13.70 × 29.94 mm, 피치 e = 2.54 mm이며 총 24개의 구리 패드로 구성됩니다.

CRT9006-83HSBIP용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 CRT9006-83HSBIP(MICROCHIP, PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (24 핀) 및 CRT9006 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1DOUT3Digital_IO신호 단자 DOUT3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DOUT3. 지원 버스 프로토콜: General.
2DOUT2Digital_IO신호 단자 DOUT2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DOUT2. 지원 버스 프로토콜: General.
3DOUT1Digital_IO신호 단자 DOUT1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DOUT1. 지원 버스 프로토콜: General.
4DOUT0Digital_IO신호 단자 DOUT0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DOUT0. 지원 버스 프로토콜: General.
5CLKDigital_IO신호 단자 CLK (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CLK. 지원 버스 프로토콜: General.
6WREN#Digital_IO신호 단자 WREN# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): WREN#. 지원 버스 프로토콜: General.
7CLRCNT#Digital_IO신호 단자 CLRCNT# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CLRCNT#. 지원 버스 프로토콜: General.
8CKENDigital_IO신호 단자 CKEN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CKEN. 지원 버스 프로토콜: General.
9DIN0Digital_IO신호 단자 DIN0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DIN0. 지원 버스 프로토콜: General.
10DIN1Digital_IO신호 단자 DIN1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DIN1. 지원 버스 프로토콜: General.
11DIN2Digital_IO신호 단자 DIN2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DIN2. 지원 버스 프로토콜: General.
12DIN3Digital_IO신호 단자 DIN3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DIN3. 지원 버스 프로토콜: General.
13+5VPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (+5V, 최대 정격: 5.5V)입니다.
14DIN4Digital_IO신호 단자 DIN4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DIN4. 지원 버스 프로토콜: General.
15DIN5Digital_IO신호 단자 DIN5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DIN5. 지원 버스 프로토콜: General.
16DIN6Digital_IO신호 단자 DIN6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DIN6. 지원 버스 프로토콜: General.
17DIN7Digital_IO신호 단자 DIN7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DIN7. 지원 버스 프로토콜: General.
18OFDigital_IO신호 단자 OF (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): OF. 지원 버스 프로토콜: General.
19OE#Digital_IO신호 단자 OE# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): OE#. 지원 버스 프로토콜: General.
20DOUT7Digital_IO신호 단자 DOUT7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DOUT7. 지원 버스 프로토콜: General.
21DOUT6Digital_IO신호 단자 DOUT6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DOUT6. 지원 버스 프로토콜: General.
22DOUT5Digital_IO신호 단자 DOUT5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DOUT5. 지원 버스 프로토콜: General.
23DOUT4Digital_IO신호 단자 DOUT4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DOUT4. 지원 버스 프로토콜: General.
24GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다.