ChipDocs.org
⌘K
2284 器件上传PDF
C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) — Symbol, Footprint IPC-7351B & 3D STEP Model

C19397197

SemiconductorUFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6 · 49 引脚 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6)1VDD_24MHZ2VDD_VCO3RF_P4RF_N5VDD_RF6RF_TX_ALT_P7RF_TX_ALT_N8VDD_IF9BIAS_R10VDD_PADSA11PC5/TX_ACTIV12nRESET13IO1514IO1615VREG_OUT16VDD_PADS17VDD_CORE18PA7/TIM1_CH419IO2020IO921PA0/TIM2_CH122IO1123VDD_PADS24IO1325IO1449GND48OSC_OUT47OSC_IN46VDD_SYNTH45VDD_PRE44VDD_CORE43IO4342PB6/ADC1/IRQ41PB7/ADC2/IRQ40IO4039VDD_MEM38IO3837VDD_PADS36IO3635PC4/JTMS/SWD34PC3/JTDI33PC2/JTDO/SWO32SWCLK/JTCK31IO3130IO3029PA6/TIM1_CH328VDD_PADS27IO4726IO21Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2D封装焊盘
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849E=7.00mm · Pitch e=0.50mmD=7.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3D实体模型
封装外形: 7.00mm × 7.00mm · 间距 Pitch: 0.50mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (49/49)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1VDD_24MHZPower正电源供电引脚 (VDD_24MHZ — 3.3V / 5.0V Standard Logic)
2VDD_VCOPower正电源供电引脚 (VDD_VCO — 3.3V / 5.0V Standard Logic)
3RF_PI/O多功能复用 I/O 与外设引脚 RF_P (General)
4RF_NI/O多功能复用 I/O 与外设引脚 RF_N (General)
5VDD_RFPower正电源供电引脚 (VDD_RF — 3.3V / 5.0V Standard Logic)
6RF_TX_ALT_PI/O多功能复用 I/O 与外设引脚 RF_TX_ALT_P (General)
7RF_TX_ALT_NI/O多功能复用 I/O 与外设引脚 RF_TX_ALT_N (General)
8VDD_IFPower正电源供电引脚 (VDD_IF — 3.3V / 5.0V Standard Logic)
9BIAS_RI/O多功能复用 I/O 与外设引脚 BIAS_R (General)
10VDD_PADSAPower正电源供电引脚 (VDD_PADSA — 3.3V / 5.0V Standard Logic)
11PC5/TX_ACTIVEI/O多功能复用 I/O 与外设引脚 PC5/TX_ACTIVE (General)
12nRESETI系统复位 / 芯片使能引脚 (nRESET)
13IO15I/OGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16I/OGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15VREG_OUTPower正电源供电引脚 (VREG_OUT — 3.3V / 5.0V Standard Logic)
16VDD_PADSPower正电源供电引脚 (VDD_PADS — 3.3V / 5.0V Standard Logic)
17VDD_COREPower正电源供电引脚 (VDD_CORE — 3.3V / 5.0V Standard Logic)
18PA7/TIM1_CH4/REG_ENI/O多功能复用 I/O 与外设引脚 PA7/TIM1_CH4/REG_EN (PWM)
19IO20I/OGPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20IO9I/OGPIO9 / RTC_GPIO9 / TOUCH9 / ADC1_CH8 / FSPIHD
21PA0/TIM2_CH1/SC2MOSII/O多功能复用 I/O 与外设引脚 PA0/TIM2_CH1/SC2MOSI (PWM)
22IO11I/OGPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23VDD_PADSPower正电源供电引脚 (VDD_PADS — 3.3V / 5.0V Standard Logic)
24IO13I/OGPIO13 / RTC_GPIO13 / TOUCH13 / ADC2_CH2 / FSPIQ
25IO14I/OGPIO14 / RTC_GPIO14 / TOUCH14 / ADC2_CH3 / FSPIWP
26IO21I/OGPIO21 / RTC_GPIO21
27IO47I/OGPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28VDD_PADSPower正电源供电引脚 (VDD_PADS — 3.3V / 5.0V Standard Logic)
29PA6/TIM1_CH3I/O多功能复用 I/O 与外设引脚 PA6/TIM1_CH3 (PWM)
30IO30I/OGeneral Purpose Digital I/O Pin IO30
31IO31I/OGeneral Purpose Digital I/O Pin IO31
32SWCLK/JTCKI/O多功能复用 I/O 与外设引脚 SWCLK/JTCK (SWD/JTAG)
33PC2/JTDO/SWOI/O多功能复用 I/O 与外设引脚 PC2/JTDO/SWO (SWD/JTAG)
34PC3/JTDII/O多功能复用 I/O 与外设引脚 PC3/JTDI (SWD/JTAG)
35PC4/JTMS/SWDIOI/O多功能复用 I/O 与外设引脚 PC4/JTMS/SWDIO (SWD/JTAG)
36IO36I/OGeneral Purpose Digital I/O Pin IO36
37VDD_PADSPower正电源供电引脚 (VDD_PADS — 3.3V / 5.0V Standard Logic)
38IO38I/OGeneral Purpose Digital I/O Pin IO38
39VDD_MEMPower正电源供电引脚 (VDD_MEM — 3.3V / 5.0V Standard Logic)
40IO40I/OGeneral Purpose Digital I/O Pin IO40
41PB7/ADC2/IRQC/TIM1_CH2I/O多功能复用 I/O 与外设引脚 PB7/ADC2/IRQC/TIM1_CH2 (ADC, PWM)
42PB6/ADC1/IRQB/TIM1_CH1I/O多功能复用 I/O 与外设引脚 PB6/ADC1/IRQB/TIM1_CH1 (ADC, PWM)
43IO43I/OGeneral Purpose Digital I/O Pin IO43
44VDD_COREPower正电源供电引脚 (VDD_CORE — 3.3V / 5.0V Standard Logic)
45VDD_PREPower正电源供电引脚 (VDD_PRE — 3.3V / 5.0V Standard Logic)
46VDD_SYNTHPower正电源供电引脚 (VDD_SYNTH — 3.3V / 5.0V Standard Logic)
47OSC_INI/O多功能复用 I/O 与外设引脚 OSC_IN (RTC/CLK)
48OSC_OUTI/O多功能复用 I/O 与外设引脚 OSC_OUT (RTC/CLK)
49GNDGND底部裸露散热焊盘与接地端 (GND)
PIN 1 VDD_24MHZ
Power
正电源供电引脚 (VDD_24MHZ — 3.3V / 5.0V Standard Logic)
PCB布线建议: Primary positive power supply input (VDD_24MHZ) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: C19397197 (Semiconductor · UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6)
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (49 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) - 4. 封装机械外形图 (D×E×A)
UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6 · 7.00×7.00mm · 节距 0.50mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (49 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) - 6. 典型应用原理图
Typical Application Schematic放大 ›

电气参数与元器件规格详情 (C19397197)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) 是一款 48 引脚的标准电子与连接器元件，机械封装尺寸为 7.00 × 7.00 × 0.60 mm（引脚间距 e = 0.50 mm）。工作电压范围 1.8V ~ 5.5V (Theo Datasheet)，工作温度 -40°C ~ +85°C (Industrial Grade)，内置 ADC, PWM, RTC/CLK, SWD/JTAG, UART 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C ~ +85°C (Industrial Grade)
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
DC / Broadband Passive
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
7.00 × 7.00 × 0.60 mm (A1=0.03 mm)
封装类型：QFN (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6)
引脚总数与中心间距N / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
ADC, PWM, RTC/CLK, SWD/JTAG, UART
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号49 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘49 个焊盘 · 节距 0.50mm
OK
IPC-7525 60% 钢网开窗EPAD 5.60×5.60mm 网格开窗
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6)

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
7.00 × 7.00 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=0.60mm · e=0.50mm
焊盘尺寸 (W × L)Level B
0.28 × 0.85 mm
引脚数 / 总焊盘数Topology
49P / 49Pad (QUAD_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6)

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) 的引脚排列 (Pinout) 与供电电压参数是什么？

Semiconductor 生产的 C19397197 采用 UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6 封装，共 49 脚，引脚间距 0.50 mm。主要引脚包括：1 (VDD_24MHZ: 正电源供电引脚 (VDD_24MHZ — 3.3V / 5.0V Standard Logic)), 2 (VDD_VCO: 正电源供电引脚 (VDD_VCO — 3.3V / 5.0V Standard Logic)), 3 (RF_P: 多功能复用 I/O 与外设引脚 RF_P (General)), 4 (RF_N: 多功能复用 I/O 与外设引脚 RF_N (General)), 5 (VDD_RF: 正电源供电引脚 (VDD_RF — 3.3V / 5.0V Standard Logic)), 6 (RF_TX_ALT_P: 多功能复用 I/O 与外设引脚 RF_TX_ALT_P (General))。

C19397197 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) 本体轮廓为 7.00 × 7.00 mm，引脚间距 e = 0.50 mm，共计 49 个铜箔焊盘，附带中心散热焊盘 (EPAD) 5.60 × 5.60 mm (遵循 IPC-7525 60% 钢网开窗)。

哪里可以下载 C19397197 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 C19397197 (Semiconductor, UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (49 脚) 与 STM32W108 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1VDD_24MHZPower_In主供电输入引脚 (VDD_24MHZ)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
2VDD_VCOPower_In主供电输入引脚 (VDD_VCO)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
3RF_PDigital_IO信号引脚 RF_P（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RF_P。支持总线接口：General。
4RF_NDigital_IO信号引脚 RF_N（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RF_N。支持总线接口：General。
5VDD_RFPower_In主供电输入引脚 (VDD_RF)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
6RF_TX_ALT_PDigital_IO信号引脚 RF_TX_ALT_P（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RF_TX_ALT_P。支持总线接口：General。
7RF_TX_ALT_NDigital_IO信号引脚 RF_TX_ALT_N（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RF_TX_ALT_N。支持总线接口：General。
8VDD_IFPower_In主供电输入引脚 (VDD_IF)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
9BIAS_RDigital_IO信号引脚 BIAS_R（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：BIAS_R。支持总线接口：General。
10VDD_PADSAPower_In主供电输入引脚 (VDD_PADSA)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
11PC5/TX_ACTIVEDigital_IO信号引脚 PC5/TX_ACTIVE（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PC5/TX_ACTIVE。支持总线接口：General。
12nRESETDigital_IO低电平有效硬件复位引脚 (nRESET)，拉低将复位内核与所有外设寄存器。
13IO15Digital_IOGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16Digital_IOGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15VREG_OUTPower_In主供电输入引脚 (VREG_OUT)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
16VDD_PADSPower_In主供电输入引脚 (VDD_PADS)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
17VDD_COREPower_In主供电输入引脚 (VDD_CORE)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
18PA7/TIM1_CH4/REG_ENDigital_IO信号引脚 PA7/TIM1_CH4/REG_EN（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA7/TIM1_CH4/REG_EN。支持总线接口：PWM。
19IO20Digital_IOGPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20IO9Digital_IOGPIO9 / RTC_GPIO9 / TOUCH9 / ADC1_CH8 / FSPIHD
21PA0/TIM2_CH1/SC2MOSIDigital_IO信号引脚 PA0/TIM2_CH1/SC2MOSI（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA0/TIM2_CH1/SC2MOSI。支持总线接口：PWM。
22IO11Digital_IOGPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23VDD_PADSPower_In主供电输入引脚 (VDD_PADS)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
24IO13Digital_IOGPIO13 / RTC_GPIO13 / TOUCH13 / ADC2_CH2 / FSPIQ
25IO14Digital_IOGPIO14 / RTC_GPIO14 / TOUCH14 / ADC2_CH3 / FSPIWP
26IO21Digital_IOGPIO21 / RTC_GPIO21
27IO47Digital_IOGPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28VDD_PADSPower_In主供电输入引脚 (VDD_PADS)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
29PA6/TIM1_CH3Digital_IO信号引脚 PA6/TIM1_CH3（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA6/TIM1_CH3。支持总线接口：PWM。
30IO30Digital_IOGeneral Purpose Digital I/O Pin IO30
31IO31Digital_IOGeneral Purpose Digital I/O Pin IO31
32SWCLK/JTCKDigital_IO信号引脚 SWCLK/JTCK（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SWCLK/JTCK。支持总线接口：SWD/JTAG。
33PC2/JTDO/SWODigital_IO信号引脚 PC2/JTDO/SWO（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PC2/JTDO/SWO。支持总线接口：SWD/JTAG。
34PC3/JTDIDigital_IO信号引脚 PC3/JTDI（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PC3/JTDI。支持总线接口：SWD/JTAG。
35PC4/JTMS/SWDIODigital_IO信号引脚 PC4/JTMS/SWDIO（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PC4/JTMS/SWDIO。支持总线接口：SWD/JTAG。
36IO36Digital_IOGeneral Purpose Digital I/O Pin IO36
37VDD_PADSPower_In主供电输入引脚 (VDD_PADS)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
38IO38Digital_IOGeneral Purpose Digital I/O Pin IO38
39VDD_MEMPower_In主供电输入引脚 (VDD_MEM)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
40IO40Digital_IOGeneral Purpose Digital I/O Pin IO40
41PB7/ADC2/IRQC/TIM1_CH2Digital_IO信号引脚 PB7/ADC2/IRQC/TIM1_CH2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB7/ADC2/IRQC/TIM1_CH2。支持总线接口：ADC, PWM。
42PB6/ADC1/IRQB/TIM1_CH1Digital_IO信号引脚 PB6/ADC1/IRQB/TIM1_CH1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB6/ADC1/IRQB/TIM1_CH1。支持总线接口：ADC, PWM。
43IO43Digital_IOGeneral Purpose Digital I/O Pin IO43
44VDD_COREPower_In主供电输入引脚 (VDD_CORE)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
45VDD_PREPower_In主供电输入引脚 (VDD_PRE)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
46VDD_SYNTHPower_In主供电输入引脚 (VDD_SYNTH)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
47OSC_INDigital_IO信号引脚 OSC_IN（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：OSC_IN。支持总线接口：RTC/CLK。
48OSC_OUTDigital_IO信号引脚 OSC_OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：OSC_OUT。支持总线接口：RTC/CLK。
49GNDGND芯片底部裸露散热焊盘 (GND)，提供核心热量导出通道及低电感 0V 接地回路。
探索器件库封装厂商上传