AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — Symbol, Footprint IPC-7351B & 3D STEP Model

AVR128DA64T-E/MR

MICROCHIPID: C1870725VQFN-64-EP(9x9) · 65 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · AVR128DA64T-E/MR (VQFN-64-EP(9x9))1PA32PA43PA54PA65PA76VDD7Bit8PB09PB110PB211Default12PB413PB514PB615PB716PC017PC118PC219PC320VDD21GND22PC423PC524PC625PC726PDO27PD128PD229PD330PD431PD532PD633PD765EP64PA263PA162PA0(EXTCLK)61PG760PG659PG558PG457GND56VDD55PG354PG253PG152PG051UPDI50PF6(RESET#)49PF548PF447PF346PF245PF144PF043PE742PE641PE540PE439PE338PE237PE136PE035GND34AVDDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.848.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3mm
2. 2D-FOOTPRINT
1234567891011121314151617181920212223242526272829303132333435363738394041424344454647484950515253545556575859606162636465E=9.00mm · Pitch e=0.50mmD=9.00mm-7-5-3-113577531-1-3-5-7mm
3. 3D-MODELL
Gehäusekörper: 9.00mm × 9.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (65/65)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1PA3I/OMultiplex-I/O- & Peripherie-Pin PA3 (General)
2PA4I/OMultiplex-I/O- & Peripherie-Pin PA4 (General)
3PA5I/OMultiplex-I/O- & Peripherie-Pin PA5 (General)
4PA6I/OMultiplex-I/O- & Peripherie-Pin PA6 (General)
5PA7I/OMultiplex-I/O- & Peripherie-Pin PA7 (General)
6VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
7BitI/OMultiplex-I/O- & Peripherie-Pin Bit (General)
8PB0I/OMultiplex-I/O- & Peripherie-Pin PB0 (General)
9PB1I/OMultiplex-I/O- & Peripherie-Pin PB1 (General)
10PB2I/OMultiplex-I/O- & Peripherie-Pin PB2 (General)
11DefaultI/OMultiplex-I/O- & Peripherie-Pin Default (General)
12PB4I/OMultiplex-I/O- & Peripherie-Pin PB4 (General)
13PB5I/OMultiplex-I/O- & Peripherie-Pin PB5 (General)
14PB6I/OMultiplex-I/O- & Peripherie-Pin PB6 (General)
15PB7I/OMultiplex-I/O- & Peripherie-Pin PB7 (General)
16PC0I/OMultiplex-I/O- & Peripherie-Pin PC0 (General)
17PC1I/OMultiplex-I/O- & Peripherie-Pin PC1 (General)
18PC2I/OMultiplex-I/O- & Peripherie-Pin PC2 (General)
19PC3I/OMultiplex-I/O- & Peripherie-Pin PC3 (General)
20VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
21GNDGNDMasseanschluss (GND)
22PC4I/OMultiplex-I/O- & Peripherie-Pin PC4 (General)
23PC5I/OMultiplex-I/O- & Peripherie-Pin PC5 (General)
24PC6I/OMultiplex-I/O- & Peripherie-Pin PC6 (General)
25PC7I/OMultiplex-I/O- & Peripherie-Pin PC7 (General)
26PDOI/OMultiplex-I/O- & Peripherie-Pin PDO (General)
27PD1I/OMultiplex-I/O- & Peripherie-Pin PD1 (General)
28PD2I/OMultiplex-I/O- & Peripherie-Pin PD2 (General)
29PD3I/OMultiplex-I/O- & Peripherie-Pin PD3 (General)
30PD4I/OMultiplex-I/O- & Peripherie-Pin PD4 (General)
31PD5I/OMultiplex-I/O- & Peripherie-Pin PD5 (General)
32PD6I/OMultiplex-I/O- & Peripherie-Pin PD6 (General)
33PD7I/OMultiplex-I/O- & Peripherie-Pin PD7 (General)
34AVDDPowerVersorgungsspannungseingang (AVDD — 3.3V / 5.0V Standard Logic)
35GNDGNDMasseanschluss (GND)
36PE0I/OMultiplex-I/O- & Peripherie-Pin PE0 (General)
37PE1I/OMultiplex-I/O- & Peripherie-Pin PE1 (General)
38PE2I/OMultiplex-I/O- & Peripherie-Pin PE2 (General)
39PE3I/OMultiplex-I/O- & Peripherie-Pin PE3 (General)
40PE4I/OMultiplex-I/O- & Peripherie-Pin PE4 (General)
41PE5I/OMultiplex-I/O- & Peripherie-Pin PE5 (General)
42PE6I/OMultiplex-I/O- & Peripherie-Pin PE6 (General)
43PE7I/OMultiplex-I/O- & Peripherie-Pin PE7 (General)
44PF0I/OMultiplex-I/O- & Peripherie-Pin PF0 (General)
45PF1I/OMultiplex-I/O- & Peripherie-Pin PF1 (General)
46PF2I/OMultiplex-I/O- & Peripherie-Pin PF2 (General)
47PF3I/OMultiplex-I/O- & Peripherie-Pin PF3 (General)
48PF4I/OMultiplex-I/O- & Peripherie-Pin PF4 (General)
49PF5I/OMultiplex-I/O- & Peripherie-Pin PF5 (General)
50PF6(RESET#)ISystemfreigabe & Hardware-Reset (PF6(RESET#))
51UPDII/OMultiplex-I/O- & Peripherie-Pin UPDI (General)
52PG0I/OMultiplex-I/O- & Peripherie-Pin PG0 (General)
53PG1I/OMultiplex-I/O- & Peripherie-Pin PG1 (General)
54PG2I/OMultiplex-I/O- & Peripherie-Pin PG2 (General)
55PG3I/OMultiplex-I/O- & Peripherie-Pin PG3 (General)
56VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
57GNDGNDFreiliegendes Thermal- & Masse-Pad (GND)
58PG4I/OMultiplex-I/O- & Peripherie-Pin PG4 (General)
59PG5I/OMultiplex-I/O- & Peripherie-Pin PG5 (General)
60PG6I/OMultiplex-I/O- & Peripherie-Pin PG6 (General)
61PG7I/OMultiplex-I/O- & Peripherie-Pin PG7 (General)
62PA0(EXTCLK)I/OMultiplex-I/O- & Peripherie-Pin PA0(EXTCLK) (General)
63PA1I/OMultiplex-I/O- & Peripherie-Pin PA1 (General)
64PA2I/OMultiplex-I/O- & Peripherie-Pin PA2 (General)
65EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 PA3
I/O
Multiplex-I/O- & Peripherie-Pin PA3 (General)
Designhinweis: Signal terminal PA3 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: PA3. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 10 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: AVR128DA64T-E/MR (MICROCHIP · VQFN-64-EP(9x9))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (65 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) - 4. Gehäuseabmessungen (D×E×A)
VQFN-64-EP(9x9) · 9.00×9.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (65 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (10 Abb. · Seite 1/1)
Zeige 1–10 von 10 unbeschnittenen Originalzeichnungen für AVR128
P1 · p01_fig03EXAKTES GEHÄUSE
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — Figure 2. AVR® DA Device Designations
Figure 2. AVR® DA Device Designations
P1 · p01_fig01456×280px
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — Introduction
Introduction
P1 · p01_fig021575×631px
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — Figure 1. AVR® DA Family Overview
Figure 1. AVR® DA Family Overview
P586 · p586_fig011268×1117px
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — MILLIMETERS
MILLIMETERS
P597 · p597_fig011127×1596px
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — Pin 1 visual index feature may vary, but must be located within the hatched area. Package is saw singulated Dimensioning and tolerancing per ASME Y14.5M
Pin 1 visual index feature may vary, but must be located within the hatched area. Package is saw singulated Dimensioning and tolerancing per ASME Y14.5M
P597 · p597_fig01P597
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — Datasheet Page 597 (p597_fig01)
Datasheet Page 597 (p597_fig01)
P598 · p598_fig011191×1384px
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — C2
C2
P598 · p598_fig01P598
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — Datasheet Page 598 (p598_fig01)
Datasheet Page 598 (p598_fig01)
P600 · p600_fig011645×1697px
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — 64-Lead Plastic Thin Quad Flatpack (PT)-10x10x1 mm Body, 2.00 mm Footprint [TQFP]
64-Lead Plastic Thin Quad Flatpack (PT)-10x10x1 mm Body, 2.00 mm Footprint [TQFP]
P601 · p601_fig011053×855px
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — RECOMMENDED LAND PATTERN
RECOMMENDED LAND PATTERN

Elektrische Spezifikationen & Bauteildetails (AVR128DA64T-E/MR)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:AVR128DA64T-E/MR (VQFN-64-EP(9x9)) ist ein 64-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 9.00 × 9.00 × 0.90 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C to +85°C Temperaturbereich und UART, SPI, I2C, ADC, DAC Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C to +85°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
24 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
9.00 × 9.00 × 0.90 mm (A1=0.03 mm)
Gehäusefamilie: QFN (VQFN-64-EP(9x9))
Pinanzahl & RastermaßN / e
64 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
UART, SPI, I2C, ADC, DAC
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol65 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint65 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 7.30×7.30mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (VQFN-64-EP(9x9))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
9.00 × 9.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.90mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
65P / 65Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
VQFN-64-EP(9x9)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — AVR128DA64T-E/MR (VQFN-64-EP(9x9))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des AVR128DA64T-E/MR (VQFN-64-EP(9x9))?

Das Bauteil AVR128DA64T-E/MR von MICROCHIP im VQFN-64-EP(9x9)-Gehäuse besitzt 65 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (PA3: Multiplex-I/O- & Peripherie-Pin PA3 (General)), 2 (PA4: Multiplex-I/O- & Peripherie-Pin PA4 (General)), 3 (PA5: Multiplex-I/O- & Peripherie-Pin PA5 (General)), 4 (PA6: Multiplex-I/O- & Peripherie-Pin PA6 (General)), 5 (PA7: Multiplex-I/O- & Peripherie-Pin PA7 (General)), 6 (VDD: Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der AVR128DA64T-E/MR?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des AVR128DA64T-E/MR (VQFN-64-EP(9x9)) 9.00 × 9.00 mm bei einem Pitch e = 0.50 mm und 65 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 7.30 × 7.30 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für AVR128DA64T-E/MR heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für AVR128DA64T-E/MR (MICROCHIP, VQFN-64-EP(9x9)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (65 Pins) & AVR128 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1PA3Digital_IOSignalanschluss PA3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA3. Unterstützte Bus-Schnittstellen: General.
2PA4Digital_IOSignalanschluss PA4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA4. Unterstützte Bus-Schnittstellen: General.
3PA5Digital_IOSignalanschluss PA5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA5. Unterstützte Bus-Schnittstellen: General.
4PA6Digital_IOSignalanschluss PA6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA6. Unterstützte Bus-Schnittstellen: General.
5PA7Digital_IOSignalanschluss PA7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA7. Unterstützte Bus-Schnittstellen: General.
6VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
7BitDigital_IOSignalanschluss Bit (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: Bit. Unterstützte Bus-Schnittstellen: General.
8PB0Digital_IOSignalanschluss PB0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB0. Unterstützte Bus-Schnittstellen: General.
9PB1Digital_IOSignalanschluss PB1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB1. Unterstützte Bus-Schnittstellen: General.
10PB2Digital_IOSignalanschluss PB2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB2. Unterstützte Bus-Schnittstellen: General.
11DefaultDigital_IOSignalanschluss Default (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: Default. Unterstützte Bus-Schnittstellen: General.
12PB4Digital_IOSignalanschluss PB4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB4. Unterstützte Bus-Schnittstellen: General.
13PB5Digital_IOSignalanschluss PB5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB5. Unterstützte Bus-Schnittstellen: General.
14PB6Digital_IOSignalanschluss PB6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB6. Unterstützte Bus-Schnittstellen: General.
15PB7Digital_IOSignalanschluss PB7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB7. Unterstützte Bus-Schnittstellen: General.
16PC0Digital_IOSignalanschluss PC0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC0. Unterstützte Bus-Schnittstellen: General.
17PC1Digital_IOSignalanschluss PC1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC1. Unterstützte Bus-Schnittstellen: General.
18PC2Digital_IOSignalanschluss PC2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC2. Unterstützte Bus-Schnittstellen: General.
19PC3Digital_IOSignalanschluss PC3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC3. Unterstützte Bus-Schnittstellen: General.
20VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
21GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
22PC4Digital_IOSignalanschluss PC4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC4. Unterstützte Bus-Schnittstellen: General.
23PC5Digital_IOSignalanschluss PC5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC5. Unterstützte Bus-Schnittstellen: General.
24PC6Digital_IOSignalanschluss PC6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC6. Unterstützte Bus-Schnittstellen: General.
25PC7Digital_IOSignalanschluss PC7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC7. Unterstützte Bus-Schnittstellen: General.
26PDODigital_IOSignalanschluss PDO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PDO. Unterstützte Bus-Schnittstellen: General.
27PD1Digital_IOSignalanschluss PD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD1. Unterstützte Bus-Schnittstellen: General.
28PD2Digital_IOSignalanschluss PD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD2. Unterstützte Bus-Schnittstellen: General.
29PD3Digital_IOSignalanschluss PD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD3. Unterstützte Bus-Schnittstellen: General.
30PD4Digital_IOSignalanschluss PD4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD4. Unterstützte Bus-Schnittstellen: General.
31PD5Digital_IOSignalanschluss PD5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD5. Unterstützte Bus-Schnittstellen: General.
32PD6Digital_IOSignalanschluss PD6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD6. Unterstützte Bus-Schnittstellen: General.
33PD7Digital_IOSignalanschluss PD7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD7. Unterstützte Bus-Schnittstellen: General.
34AVDDPower_InPositiver Versorgungseingang (AVDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
35GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
36PE0Digital_IOSignalanschluss PE0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PE0. Unterstützte Bus-Schnittstellen: General.
37PE1Digital_IOSignalanschluss PE1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PE1. Unterstützte Bus-Schnittstellen: General.
38PE2Digital_IOSignalanschluss PE2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PE2. Unterstützte Bus-Schnittstellen: General.
39PE3Digital_IOSignalanschluss PE3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PE3. Unterstützte Bus-Schnittstellen: General.
40PE4Digital_IOSignalanschluss PE4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PE4. Unterstützte Bus-Schnittstellen: General.
41PE5Digital_IOSignalanschluss PE5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PE5. Unterstützte Bus-Schnittstellen: General.
42PE6Digital_IOSignalanschluss PE6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PE6. Unterstützte Bus-Schnittstellen: General.
43PE7Digital_IOSignalanschluss PE7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PE7. Unterstützte Bus-Schnittstellen: General.
44PF0Digital_IOSignalanschluss PF0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PF0. Unterstützte Bus-Schnittstellen: General.
45PF1Digital_IOSignalanschluss PF1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PF1. Unterstützte Bus-Schnittstellen: General.
46PF2Digital_IOSignalanschluss PF2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PF2. Unterstützte Bus-Schnittstellen: General.
47PF3Digital_IOSignalanschluss PF3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PF3. Unterstützte Bus-Schnittstellen: General.
48PF4Digital_IOSignalanschluss PF4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PF4. Unterstützte Bus-Schnittstellen: General.
49PF5Digital_IOSignalanschluss PF5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PF5. Unterstützte Bus-Schnittstellen: General.
50PF6(RESET#)Digital_IOAktiv-niedriger Hardware-Reset-Anschluss (PF6(RESET#)): Low-Pegel setzt Prozessorkern und Peripherie zurück.
51UPDIDigital_IOSignalanschluss UPDI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UPDI. Unterstützte Bus-Schnittstellen: General.
52PG0Digital_IOSignalanschluss PG0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PG0. Unterstützte Bus-Schnittstellen: General.
53PG1Digital_IOSignalanschluss PG1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PG1. Unterstützte Bus-Schnittstellen: General.
54PG2Digital_IOSignalanschluss PG2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PG2. Unterstützte Bus-Schnittstellen: General.
55PG3Digital_IOSignalanschluss PG3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PG3. Unterstützte Bus-Schnittstellen: General.
56VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
57GNDGNDFreiliegendes Boden-Wärmeleitpad (GND) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.
58PG4Digital_IOSignalanschluss PG4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PG4. Unterstützte Bus-Schnittstellen: General.
59PG5Digital_IOSignalanschluss PG5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PG5. Unterstützte Bus-Schnittstellen: General.
60PG6Digital_IOSignalanschluss PG6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PG6. Unterstützte Bus-Schnittstellen: General.
61PG7Digital_IOSignalanschluss PG7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PG7. Unterstützte Bus-Schnittstellen: General.
62PA0(EXTCLK)Digital_IOSignalanschluss PA0(EXTCLK) (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA0(EXTCLK). Unterstützte Bus-Schnittstellen: General.
63PA1Digital_IOSignalanschluss PA1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA1. Unterstützte Bus-Schnittstellen: General.
64PA2Digital_IOSignalanschluss PA2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA2. Unterstützte Bus-Schnittstellen: General.