ChipDocs.org
⌘K
2284 部品PDFアップロード
LAN8187I-JT (TQFP-64(10x10)) — Symbol, Footprint IPC-7351B & 3D STEP Model

LAN8187I-JT

MICROCHIPID: C184729TQFP-64(10x10) · 64 ピン · Pitch 0.50mmIPC TOLERANCE VARIATION5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · LAN8187I-JT (TQFP-64(10x10))1GPO0/RMII2GPO1/PHYAD43GPO24MODE05MODE16MODE27VSS18NC9VSS710VSS811NC12NC13VDD3314VDD_CORE15VSS216SPEED100/PHY17LINK/PHYAD118NC19ACTIVITY/PHY20FDUPLEX/PHYA21NC22XTAL223CLKIN/XTAL124VSS325nRST26MDIO27MDC28VSS429RXD3/nINTSEL30RXD231RXD132RXD064NC63REG_EN62VSS661AVDD360AVSS459EXRES158AVSS357AVDD256NC55RXP54RXN53AVDD152AVSS251TXP50TXN49AVSS148CRS47COL/CRS_DV46nINT/TX_ER/T45TXD344TXD243VDDIO42TXD141TXD040VSS539TX_EN38TX_CLK37AMDIX_EN36CH_SELECT35RX_ER/RXD434RX_CLK33RX_DVGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.845.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7mm
2. 2Dフットプリント
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364E=10.00mm · Pitch e=0.50mmD=10.00mm-9-7-5-3-11357997531-1-3-5-7-9mm
3. 3Dモデル
パッケージ外形: 10.00mm × 10.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (64/64)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1GPO0/RMIII/OマルチプレクスI/O・ペリフェラル端子 GPO0/RMII (General)
2GPO1/PHYAD4I/OマルチプレクスI/O・ペリフェラル端子 GPO1/PHYAD4 (General)
3GPO2I/OマルチプレクスI/O・ペリフェラル端子 GPO2 (General)
4MODE0I/OマルチプレクスI/O・ペリフェラル端子 MODE0 (General)
5MODE1I/OマルチプレクスI/O・ペリフェラル端子 MODE1 (General)
6MODE2I/OマルチプレクスI/O・ペリフェラル端子 MODE2 (General)
7VSS1GNDグラウンド基準端子 (VSS1)
8NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
9VSS7GNDグラウンド基準端子 (VSS7)
10VSS8GNDグラウンド基準端子 (VSS8)
11NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
12NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
13VDD33Power電源供給入力 (VDD33 — 3.3V to 1.8V)
14VDD_COREPower電源供給入力 (VDD_CORE — 3.3V to 1.8V)
15VSS2GNDグラウンド基準端子 (VSS2)
16SPEED100/PHYAD0I/OマルチプレクスI/O・ペリフェラル端子 SPEED100/PHYAD0 (General)
17LINK/PHYAD1I/OマルチプレクスI/O・ペリフェラル端子 LINK/PHYAD1 (General)
18NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
19ACTIVITY/PHYAD2I/OマルチプレクスI/O・ペリフェラル端子 ACTIVITY/PHYAD2 (General)
20FDUPLEX/PHYAD3I/OマルチプレクスI/O・ペリフェラル端子 FDUPLEX/PHYAD3 (General)
21NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
22XTAL2I/OマルチプレクスI/O・ペリフェラル端子 XTAL2 (RTC/CLK)
23CLKIN/XTAL1I/OマルチプレクスI/O・ペリフェラル端子 CLKIN/XTAL1 (RTC/CLK)
24VSS3GNDグラウンド基準端子 (VSS3)
25nRSTIシステムイネーブル・ハードウェアリセット (nRST)
26MDIOI/OマルチプレクスI/O・ペリフェラル端子 MDIO (General)
27MDCI/OマルチプレクスI/O・ペリフェラル端子 MDC (General)
28VSS4GNDグラウンド基準端子 (VSS4)
29RXD3/nINTSELI/OマルチプレクスI/O・ペリフェラル端子 RXD3/nINTSEL (UART)
30RXD2I/OマルチプレクスI/O・ペリフェラル端子 RXD2 (UART)
31RXD1I/OマルチプレクスI/O・ペリフェラル端子 RXD1 (UART)
32RXD0I/OマルチプレクスI/O・ペリフェラル端子 RXD0 (UART)
33RX_DVI/OマルチプレクスI/O・ペリフェラル端子 RX_DV (General)
34RX_CLKI/OマルチプレクスI/O・ペリフェラル端子 RX_CLK (General)
35RX_ER/RXD4I/OマルチプレクスI/O・ペリフェラル端子 RX_ER/RXD4 (UART)
36CH_SELECTI/OマルチプレクスI/O・ペリフェラル端子 CH_SELECT (General)
37AMDIX_ENI/OマルチプレクスI/O・ペリフェラル端子 AMDIX_EN (General)
38TX_CLKI/OマルチプレクスI/O・ペリフェラル端子 TX_CLK (General)
39TX_ENI/OマルチプレクスI/O・ペリフェラル端子 TX_EN (General)
40VSS5GNDグラウンド基準端子 (VSS5)
41TXD0I/OマルチプレクスI/O・ペリフェラル端子 TXD0 (UART)
42TXD1I/OマルチプレクスI/O・ペリフェラル端子 TXD1 (UART)
43VDDIOPower電源供給入力 (VDDIO — 3.3V to 1.8V)
44TXD2I/OマルチプレクスI/O・ペリフェラル端子 TXD2 (UART)
45TXD3I/OマルチプレクスI/O・ペリフェラル端子 TXD3 (UART)
46nINT/TX_ER/TXD4I/OマルチプレクスI/O・ペリフェラル端子 nINT/TX_ER/TXD4 (UART)
47COL/CRS_DVI/OマルチプレクスI/O・ペリフェラル端子 COL/CRS_DV (General)
48CRSI/OマルチプレクスI/O・ペリフェラル端子 CRS (General)
49AVSS1GND露出サーマルパッド・グラウンド (AVSS1)
50TXNI/OマルチプレクスI/O・ペリフェラル端子 TXN (General)
51TXPI/OマルチプレクスI/O・ペリフェラル端子 TXP (General)
52AVSS2GNDグラウンド基準端子 (AVSS2)
53AVDD1Power電源供給入力 (AVDD1 — 3.3V to 1.8V)
54RXNI/OマルチプレクスI/O・ペリフェラル端子 RXN (General)
55RXPI/OマルチプレクスI/O・ペリフェラル端子 RXP (General)
56NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
57AVDD2Power電源供給入力 (AVDD2 — 3.3V to 1.8V)
58AVSS3GNDグラウンド基準端子 (AVSS3)
59EXRES1I/OマルチプレクスI/O・ペリフェラル端子 EXRES1 (General)
60AVSS4GNDグラウンド基準端子 (AVSS4)
61AVDD3Power電源供給入力 (AVDD3 — 3.3V to 1.8V)
62VSS6GNDグラウンド基準端子 (VSS6)
63REG_ENI/OマルチプレクスI/O・ペリフェラル端子 REG_EN (General)
64NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
PIN 1 GPO0/RMII
I/O
マルチプレクスI/O・ペリフェラル端子 GPO0/RMII (General)
設計上の注意点: Signal terminal GPO0/RMII (I/O, 3.3V to 1.8V domain). Multiplexed alternate functions: GPO0/RMII. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 6 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: LAN8187I-JT (MICROCHIP · TQFP-64(10x10))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
LAN8187I-JT (TQFP-64(10x10)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
LAN8187I-JT (TQFP-64(10x10)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (64ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
LAN8187I-JT (TQFP-64(10x10)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
LAN8187I-JT (TQFP-64(10x10)) - 4. パッケージ外形寸法図 (D×E×A)
TQFP-64(10x10) · 10.00×10.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
LAN8187I-JT (TQFP-64(10x10)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (64 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
LAN8187I-JT (TQFP-64(10x10)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (6 点 · 1/1 ページ)
LAN8187 シリーズの切り抜きなし原本図面 6 点中 1–6 点目を表示
P67 · p67_fig01パッケージ完全一致
LAN8187I-JT (TQFP-64(10x10)) — FIGURE 9-1: 64-PIN TQFP PACKAGE OUTLINE, 10X10X1.4 BODY, 12X12MM FOOTPRINT
FIGURE 9-1: 64-PIN TQFP PACKAGE OUTLINE, 10X10X1.4 BODY, 12X12MM FOOTPRINT
P1 · p01_fig01377×200px
LAN8187I-JT (TQFP-64(10x10)) — MII/RMII 10/100 Ethernet Transceiver with HP Auto-MDIX
MII/RMII 10/100 Ethernet Transceiver with HP Auto-MDIX
P6 · p06_fig011782×2094px
LAN8187I-JT (TQFP-64(10x10)) — FIGURE 2-1: PACKAGE PINOUT (TOP VIEW)
FIGURE 2-1: PACKAGE PINOUT (TOP VIEW)
P6 · p06_fig01P6
LAN8187I-JT (TQFP-64(10x10)) — Datasheet Page 6 (p06_fig01)
Datasheet Page 6 (p06_fig01)
P67 · p67_fig02202×433px
LAN8187I-JT (TQFP-64(10x10)) — PDF 抽出図面 p67_fig02 (67 ページ — PACKAGE_DIMENSIONS)
PDF 抽出図面 p67_fig02 (67 ページ — PACKAGE_DIMENSIONS)
P67 · p67_fig01P67
LAN8187I-JT (TQFP-64(10x10)) — Datasheet Page 67 (p67_fig01)
Datasheet Page 67 (p67_fig01)

電気仕様 & 部品詳細スペック (LAN8187I-JT)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:LAN8187I-JT (TQFP-64(10x10)) は 64 ピンの標準電子部品・コネクタで、パッケージ外形は 10.00 × 10.00 × 1.20 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 3.3V to 1.8V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、RTC/CLK, UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
3.3V to 1.8V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
10.00 × 10.00 × 1.20 mm (A1=0.10 mm)
パッケージ系列: TQFP (TQFP-64(10x10))
ピン数・リードピッチN / e
64 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
RTC/CLK, UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル64 ピン自動バス分類
OK
IPC-7351B フットプリント64 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (TQFP-64(10x10))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
10.00 × 10.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.20mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 1.25 mm
ピン数 / 総パッド数Topology
64P / 64Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
TQFP-64(10x10)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — LAN8187I-JT (TQFP-64(10x10))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

LAN8187I-JT (TQFP-64(10x10)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 LAN8187I-JT (TQFP-64(10x10) パッケージ) は全 64 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 3.3V to 1.8V です。主なピン：1 (GPO0/RMII: マルチプレクスI/O・ペリフェラル端子 GPO0/RMII (General)), 2 (GPO1/PHYAD4: マルチプレクスI/O・ペリフェラル端子 GPO1/PHYAD4 (General)), 3 (GPO2: マルチプレクスI/O・ペリフェラル端子 GPO2 (General)), 4 (MODE0: マルチプレクスI/O・ペリフェラル端子 MODE0 (General)), 5 (MODE1: マルチプレクスI/O・ペリフェラル端子 MODE1 (General)), 6 (MODE2: マルチプレクスI/O・ペリフェラル端子 MODE2 (General))。

LAN8187I-JT の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、LAN8187I-JT (TQFP-64(10x10)) の本体外形は 10.00 × 10.00 mm、ピッチ e = 0.50 mm、合計 64 パッドで構成されています。

LAN8187I-JT の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの LAN8187I-JT (MICROCHIP, TQFP-64(10x10)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (64 ピン) & LAN8187 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1GPO0/RMIIDigital_IO信号端子 GPO0/RMII（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: GPO0/RMII。対応バス/インターフェース: General。
2GPO1/PHYAD4Digital_IO信号端子 GPO1/PHYAD4（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: GPO1/PHYAD4。対応バス/インターフェース: General。
3GPO2Digital_IO信号端子 GPO2（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: GPO2。対応バス/インターフェース: General。
4MODE0Digital_IO信号端子 MODE0（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: MODE0。対応バス/インターフェース: General。
5MODE1Digital_IO信号端子 MODE1（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: MODE1。対応バス/インターフェース: General。
6MODE2Digital_IO信号端子 MODE2（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: MODE2。対応バス/インターフェース: General。
7VSS1GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS1) です。
8NCNC信号端子 NC（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
9VSS7GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS7) です。
10VSS8GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS8) です。
11NCNC信号端子 NC（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
12NCNC信号端子 NC（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
13VDD33Power_In3.3V to 1.8V 電源ドメインで動作する正電源入力端子 (VDD33、最大定格: 3.3V) です。
14VDD_COREPower_In3.3V to 1.8V 電源ドメインで動作する正電源入力端子 (VDD_CORE、最大定格: 3.3V) です。
15VSS2GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS2) です。
16SPEED100/PHYAD0Digital_IO信号端子 SPEED100/PHYAD0（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: SPEED100/PHYAD0。対応バス/インターフェース: General。
17LINK/PHYAD1Digital_IO信号端子 LINK/PHYAD1（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: LINK/PHYAD1。対応バス/インターフェース: General。
18NCNC信号端子 NC（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
19ACTIVITY/PHYAD2Digital_IO信号端子 ACTIVITY/PHYAD2（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: ACTIVITY/PHYAD2。対応バス/インターフェース: General。
20FDUPLEX/PHYAD3Digital_IO信号端子 FDUPLEX/PHYAD3（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: FDUPLEX/PHYAD3。対応バス/インターフェース: General。
21NCNC信号端子 NC（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
22XTAL2Digital_IO信号端子 XTAL2（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: XTAL2。対応バス/インターフェース: RTC/CLK。
23CLKIN/XTAL1Digital_IO信号端子 CLKIN/XTAL1（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: CLKIN/XTAL1。対応バス/インターフェース: RTC/CLK。
24VSS3GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS3) です。
25nRSTDigital_IOローアクティブ・ハードウェアリセット端子 (nRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
26MDIODigital_IO信号端子 MDIO（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: MDIO。対応バス/インターフェース: General。
27MDCDigital_IO信号端子 MDC（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: MDC。対応バス/インターフェース: General。
28VSS4GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS4) です。
29RXD3/nINTSELDigital_IO信号端子 RXD3/nINTSEL（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: RXD3/nINTSEL。対応バス/インターフェース: UART。
30RXD2Digital_IO信号端子 RXD2（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: RXD2。対応バス/インターフェース: UART。
31RXD1Digital_IO信号端子 RXD1（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: RXD1。対応バス/インターフェース: UART。
32RXD0Digital_IO信号端子 RXD0（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: RXD0。対応バス/インターフェース: UART。
33RX_DVDigital_IO信号端子 RX_DV（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: RX_DV。対応バス/インターフェース: General。
34RX_CLKDigital_IO信号端子 RX_CLK（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: RX_CLK。対応バス/インターフェース: General。
35RX_ER/RXD4Digital_IO信号端子 RX_ER/RXD4（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: RX_ER/RXD4。対応バス/インターフェース: UART。
36CH_SELECTDigital_IO信号端子 CH_SELECT（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: CH_SELECT。対応バス/インターフェース: General。
37AMDIX_ENDigital_IO信号端子 AMDIX_EN（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: AMDIX_EN。対応バス/インターフェース: General。
38TX_CLKDigital_IO信号端子 TX_CLK（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: TX_CLK。対応バス/インターフェース: General。
39TX_ENDigital_IO信号端子 TX_EN（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: TX_EN。対応バス/インターフェース: General。
40VSS5GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS5) です。
41TXD0Digital_IO信号端子 TXD0（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: TXD0。対応バス/インターフェース: UART。
42TXD1Digital_IO信号端子 TXD1（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: TXD1。対応バス/インターフェース: UART。
43VDDIOPower_In3.3V to 1.8V 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 3.3V) です。
44TXD2Digital_IO信号端子 TXD2（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: TXD2。対応バス/インターフェース: UART。
45TXD3Digital_IO信号端子 TXD3（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: TXD3。対応バス/インターフェース: UART。
46nINT/TX_ER/TXD4Digital_IO信号端子 nINT/TX_ER/TXD4（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: nINT/TX_ER/TXD4。対応バス/インターフェース: UART。
47COL/CRS_DVDigital_IO信号端子 COL/CRS_DV（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: COL/CRS_DV。対応バス/インターフェース: General。
48CRSDigital_IO信号端子 CRS（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: CRS。対応バス/インターフェース: General。
49AVSS1GNDパッケージ底面の露出放熱パッド (AVSS1)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
50TXNDigital_IO信号端子 TXN（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: TXN。対応バス/インターフェース: General。
51TXPDigital_IO信号端子 TXP（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: TXP。対応バス/インターフェース: General。
52AVSS2GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (AVSS2) です。
53AVDD1Power_In3.3V to 1.8V 電源ドメインで動作する正電源入力端子 (AVDD1、最大定格: 3.3V) です。
54RXNDigital_IO信号端子 RXN（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: RXN。対応バス/インターフェース: General。
55RXPDigital_IO信号端子 RXP（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: RXP。対応バス/インターフェース: General。
56NCNC信号端子 NC（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
57AVDD2Power_In3.3V to 1.8V 電源ドメインで動作する正電源入力端子 (AVDD2、最大定格: 3.3V) です。
58AVSS3GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (AVSS3) です。
59EXRES1Digital_IO信号端子 EXRES1（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: EXRES1。対応バス/インターフェース: General。
60AVSS4GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (AVSS4) です。
61AVDD3Power_In3.3V to 1.8V 電源ドメインで動作する正電源入力端子 (AVDD3、最大定格: 3.3V) です。
62VSS6GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS6) です。
63REG_ENDigital_IO信号端子 REG_EN（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: REG_EN。対応バス/インターフェース: General。
64NCNC信号端子 NC（方向: I/O、電圧域: 3.3V to 1.8V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード