ChipDocs.org
⌘K
2284 部品PDFアップロード
C17384612 (PLCC-20_L9.0-W9.0-P1.27-LS9.9-T) — Symbol, Footprint IPC-7351B & 3D STEP Model

C17384612

SemiconductorPLCC-20_L9.0-W9.0-P1.27-LS9.9-T · 20 ピン · Pitch 1.27mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · C17384612 (PLCC-20_L9.0-W9.0-P1.27-LS9.9-T)1NC2DATA3NC4DCLK5WP16NC7NC8(WP)RESET/OE9nCS10GND20VCC19NC18SER_EN#17NC16NC15READY14NC13NC12(A2)nCASC11NCGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.217.812.77.62.5-2.5-7.6-12.7-17.8mm
2. 2Dフットプリント
2019321678451112139101617181415E=9.00mm · Pitch e=1.27mmD=9.00mm-8-6-4-20246886420-2-4-6-8mm
3. 3Dモデル
パッケージ外形: 9.00mm × 9.00mm · ピッチ: 1.27mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (20/20)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
2DATAI/OマルチプレクスI/O・ペリフェラル端子 DATA (General)
3NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
4DCLKI/OマルチプレクスI/O・ペリフェラル端子 DCLK (General)
5WP1I/OマルチプレクスI/O・ペリフェラル端子 WP1 (General)
6NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
7NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
8(WP)RESET/OE#Iシステムイネーブル・ハードウェアリセット ((WP)RESET/OE#)
9nCSI/OマルチプレクスI/O・ペリフェラル端子 nCS (General)
10GNDGNDグラウンド基準端子 (GND)
11NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
12(A2)nCASCI/OマルチプレクスI/O・ペリフェラル端子 (A2)nCASC (General)
13NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
14NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
15READYI/OマルチプレクスI/O・ペリフェラル端子 READY (General)
16NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
17NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
18SER_EN#I/OマルチプレクスI/O・ペリフェラル端子 SER_EN# (General)
19NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
20VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
PIN 1 NC
I/O
マルチプレクスI/O・ペリフェラル端子 NC (General)
設計上の注意点: Signal terminal NC (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: NC. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: C17384612 (Semiconductor · PLCC-20_L9.0-W9.0-P1.27-LS9.9-T)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
C17384612 (PLCC-20_L9.0-W9.0-P1.27-LS9.9-T) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
C17384612 (PLCC-20_L9.0-W9.0-P1.27-LS9.9-T) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (20ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
C17384612 (PLCC-20_L9.0-W9.0-P1.27-LS9.9-T) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
C17384612 (PLCC-20_L9.0-W9.0-P1.27-LS9.9-T) - 4. パッケージ外形寸法図 (D×E×A)
PLCC-20_L9.0-W9.0-P1.27-LS9.9-T · 9.00×9.00mm · ピッチ 1.27mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
C17384612 (PLCC-20_L9.0-W9.0-P1.27-LS9.9-T) - 5. 推奨PCBフットプリント
IPC-7351B パッド (20 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
C17384612 (PLCC-20_L9.0-W9.0-P1.27-LS9.9-T) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›

電気仕様 & 部品詳細スペック (C17384612)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:C17384612 (PLCC-20_L9.0-W9.0-P1.27-LS9.9-T) は 20 ピンの標準電子部品・コネクタで、パッケージ外形は 9.00 × 9.00 × 1.15 mm（ピンピッチ e = 1.27 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
9.00 × 9.00 × 1.15 mm (A1=0.03 mm)
パッケージ系列: LGA (PLCC-20_L9.0-W9.0-P1.27-LS9.9-T)
ピン数・リードピッチN / e
20 Pins | Pitch e = 1.27 mm (50.0 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル20 ピン自動バス分類
OK
IPC-7351B フットプリント20 パッド · ピッチ 1.27mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (PLCC-20_L9.0-W9.0-P1.27-LS9.9-T)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
9.00 × 9.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.15mm · e=1.27mm
パッド寸法 (W × L)Level B
0.64 × 2.45 mm
ピン数 / 総パッド数Topology
20P / 20Pad (LGA_ARRAY)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
PLCC-20_L9.0-W9.0-P1.27-LS9.9-T
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — C17384612 (PLCC-20_L9.0-W9.0-P1.27-LS9.9-T)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

C17384612 (PLCC-20_L9.0-W9.0-P1.27-LS9.9-T) のピン配置 (Pinout) および電源電圧仕様は？

Semiconductor 製 C17384612 (PLCC-20_L9.0-W9.0-P1.27-LS9.9-T パッケージ) は全 20 ピン構成で、ピンピッチは 1.27 mm です。主なピン：1 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 2 (DATA: マルチプレクスI/O・ペリフェラル端子 DATA (General)), 3 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 4 (DCLK: マルチプレクスI/O・ペリフェラル端子 DCLK (General)), 5 (WP1: マルチプレクスI/O・ペリフェラル端子 WP1 (General)), 6 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General))。

C17384612 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、C17384612 (PLCC-20_L9.0-W9.0-P1.27-LS9.9-T) の本体外形は 9.00 × 9.00 mm、ピッチ e = 1.27 mm、合計 20 パッドで構成されています。

C17384612 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの C17384612 (Semiconductor, PLCC-20_L9.0-W9.0-P1.27-LS9.9-T) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (20 ピン) & AT17LV512A シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1NCDigital_IO信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
2DATADigital_IO信号端子 DATA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DATA。対応バス/インターフェース: General。
3NCDigital_IO信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
4DCLKDigital_IO信号端子 DCLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DCLK。対応バス/インターフェース: General。
5WP1Digital_IO信号端子 WP1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: WP1。対応バス/インターフェース: General。
6NCDigital_IO信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
7NCDigital_IO信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
8(WP)RESET/OE#Digital_IOローアクティブ・ハードウェアリセット端子 ((WP)RESET/OE#)：Lowに引くことでコアと全ペリフェラルを初期化します。
9nCSDigital_IO信号端子 nCS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: nCS。対応バス/インターフェース: General。
10GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
11NCDigital_IO信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
12(A2)nCASCDigital_IO信号端子 (A2)nCASC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: (A2)nCASC。対応バス/インターフェース: General。
13NCDigital_IO信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
14NCDigital_IO信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
15READYDigital_IO信号端子 READY（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: READY。対応バス/インターフェース: General。
16NCDigital_IO信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
17NCDigital_IO信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
18SER_EN#Digital_IO信号端子 SER_EN#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SER_EN#。対応バス/インターフェース: General。
19NCDigital_IO信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
20VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
探索部品パッケージメーカーアップロード