ChipDocs.org
⌘K
2284 部品PDFアップロード
ATWILC1000B-UU-T (WLCSP-55) — Symbol, Footprint IPC-7351B & 3D STEP Model

ATWILC1000B-UU-T

MICROCHIPID: C1558351WLCSP-55 · 55 ピン · Pitch 0.35mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · ATWILC1000B-UU-T (WLCSP-55)A1GPIO6A2I2C_SCLA3RESETNA4XO_NA5GND_SXDIGA6VDD_SXDIGA7VDDIO_AB1GPIO16B2GPIO5B3I2C_SDAB4XO_PB5GND_IOB6TP_NB7VDD_RFRX_B8NCC1VDDCC2GPIO15C3GPIO17C4GPIO18C5GPIO13C6TP_PC7GND_RFRX_D1VDDIOD2TEST_MODED3GPIO4D7VDD_BATTPA_D8GND_BATTPPA_E1VSSH8VDD_AMSH7GPIO11H6VDDCH5VDDIOH4VSSH3SD CMD/_ SPIH2VBATT_BUCKH1VSWG8TX_NG7SDIO_SPICFG_G6GPIO12G5SD DAT2/_ SPG4SD DAT1/_ SPG3SD DAT0/_ SPG2SD_CLKG1GND_BUCKF8TX_PF7GND_AMSF6GPIO0/ HOST_F5GPIO2/IRQNF4SD_DAT3F3VREG_BUCKF2CHIP_ENF1GND_BIASE7GND_BATTPA_E3GPIO3E2GPIO1/RTC_CLGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.840.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6mm
2. 2Dフットプリント
D3D2D7D1D8E1E7E2E3C1C7C2C6C3C5C4B8B1B7B2B6B3B5B4A1A7A2A6A3A5A4F4F5F3F6F2F7F1F8G4G5G3G6G2G7G1G8H4H5H3H6H2H7H1H8E=3.20mm · Pitch e=0.35mmD=3.20mm-3-2-101233210-1-2-3mm
3. 3Dモデル
パッケージ外形: 3.20mm × 3.20mm · ピッチ: 0.35mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (55/55)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
A1GPIO6I/OマルチプレクスI/O・ペリフェラル端子 GPIO6 (UART, SPI)
A2I2C_SCLI/OマルチプレクスI/O・ペリフェラル端子 I2C_SCL (I2C)
A3RESETNIシステムイネーブル・ハードウェアリセット (RESETN)
A4XO_NI/OマルチプレクスI/O・ペリフェラル端子 XO_N (RTC/CLK)
A5GND_SXDIGGNDグラウンド基準端子 (GND_SXDIG)
A6VDD_SXDIGPower電源供給入力 (VDD_SXDIG — 3.3V / 5.0V Standard Logic)
A7VDDIO_APower電源供給入力 (VDDIO_A — 3.3V / 5.0V Standard Logic)
B1GPIO16I/OマルチプレクスI/O・ペリフェラル端子 GPIO16 (General)
B2GPIO5I/OマルチプレクスI/O・ペリフェラル端子 GPIO5 (UART, SPI)
B3I2C_SDAI/OマルチプレクスI/O・ペリフェラル端子 I2C_SDA (I2C)
B4XO_PI/OマルチプレクスI/O・ペリフェラル端子 XO_P (RTC/CLK)
B5GND_IOGNDグラウンド基準端子 (GND_IO)
B6TP_NI/OマルチプレクスI/O・ペリフェラル端子 TP_N (General)
B7VDD_RFRX_Power電源供給入力 (VDD_RFRX_ — 3.3V / 5.0V Standard Logic)
B8NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
C1VDDCPower電源供給入力 (VDDC — 3.3V / 5.0V Standard Logic)
C2GPIO15I/OマルチプレクスI/O・ペリフェラル端子 GPIO15 (General)
C3GPIO17I/OマルチプレクスI/O・ペリフェラル端子 GPIO17 (General)
C4GPIO18I/OマルチプレクスI/O・ペリフェラル端子 GPIO18 (General)
C5GPIO13I/OマルチプレクスI/O・ペリフェラル端子 GPIO13 (General)
C6TP_PI/OマルチプレクスI/O・ペリフェラル端子 TP_P (General)
C7GND_RFRX_GNDグラウンド基準端子 (GND_RFRX_)
D1VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
D2TEST_MODEI/OマルチプレクスI/O・ペリフェラル端子 TEST_MODE (General)
D3GPIO4I/OマルチプレクスI/O・ペリフェラル端子 GPIO4 (SPI)
D7VDD_BATTPA_Power電源供給入力 (VDD_BATTPA_ — 3.3V / 5.0V Standard Logic)
D8GND_BATTPPA_GNDグラウンド基準端子 (GND_BATTPPA_)
E1VSSGNDグラウンド基準端子 (VSS)
E2GPIO1/RTC_CLKI/OマルチプレクスI/O・ペリフェラル端子 GPIO1/RTC_CLK (RTC/CLK)
E3GPIO3I/OマルチプレクスI/O・ペリフェラル端子 GPIO3 (SPI)
E7GND_BATTPA_GNDグラウンド基準端子 (GND_BATTPA_)
F1GND_BIASGNDグラウンド基準端子 (GND_BIAS)
F2CHIP_ENI/OマルチプレクスI/O・ペリフェラル端子 CHIP_EN (General)
F3VREG_BUCKPower電源供給入力 (VREG_BUCK — 3.3V / 5.0V Standard Logic)
F4SD_DAT3I/OマルチプレクスI/O・ペリフェラル端子 SD_DAT3 (General)
F5GPIO2/IRQNI/OマルチプレクスI/O・ペリフェラル端子 GPIO2/IRQN (General)
F6GPIO0/ HOST_WAKEI/OマルチプレクスI/O・ペリフェラル端子 GPIO0/ HOST_WAKE (General)
F7GND_AMSGNDグラウンド基準端子 (GND_AMS)
F8TX_PI/OマルチプレクスI/O・ペリフェラル端子 TX_P (General)
G1GND_BUCKGNDグラウンド基準端子 (GND_BUCK)
G2SD_CLKI/OマルチプレクスI/O・ペリフェラル端子 SD_CLK (General)
G3SD DAT0/_ SPI_TXDI/OマルチプレクスI/O・ペリフェラル端子 SD DAT0/_ SPI_TXD (UART, SPI)
G4SD DAT1/_ SPI_SSNI/OマルチプレクスI/O・ペリフェラル端子 SD DAT1/_ SPI_SSN (SPI)
G5SD DAT2/_ SPI_RXDI/OマルチプレクスI/O・ペリフェラル端子 SD DAT2/_ SPI_RXD (UART, SPI)
G6GPIO12I/OマルチプレクスI/O・ペリフェラル端子 GPIO12 (General)
G7SDIO_SPICFG_I/OマルチプレクスI/O・ペリフェラル端子 SDIO_SPICFG_ (SPI)
G8TX_NI/OマルチプレクスI/O・ペリフェラル端子 TX_N (General)
H1VSWI/OマルチプレクスI/O・ペリフェラル端子 VSW (General)
H2VBATT_BUCKPower電源供給入力 (VBATT_BUCK — 3.3V / 5.0V Standard Logic)
H3SD CMD/_ SPI_SCKI/OマルチプレクスI/O・ペリフェラル端子 SD CMD/_ SPI_SCK (SPI)
H4VSSGNDグラウンド基準端子 (VSS)
H5VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
H6VDDCPower電源供給入力 (VDDC — 3.3V / 5.0V Standard Logic)
H7GPIO11I/OマルチプレクスI/O・ペリフェラル端子 GPIO11 (General)
H8VDD_AMSPower電源供給入力 (VDD_AMS — 3.3V / 5.0V Standard Logic)
PIN A1 GPIO6
I/O
マルチプレクスI/O・ペリフェラル端子 GPIO6 (UART, SPI)
設計上の注意点: GPIO6/ SPI_RXDFlash_
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 8 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: ATWILC1000B-UU-T (MICROCHIP · WLCSP-55)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
ATWILC1000B-UU-T (WLCSP-55) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
ATWILC1000B-UU-T (WLCSP-55) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (55ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
ATWILC1000B-UU-T (WLCSP-55) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
ATWILC1000B-UU-T (WLCSP-55) - 4. パッケージ外形寸法図 (D×E×A)
WLCSP-55 · 3.20×3.20mm · ピッチ 0.35mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
ATWILC1000B-UU-T (WLCSP-55) - 5. 推奨PCBフットプリント
IPC-7351B パッド (55 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
ATWILC1000B-UU-T (WLCSP-55) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (8 点 · 1/1 ページ)
ATWILC1000B シリーズの切り抜きなし原本図面 8 点中 1–8 点目を表示
P7 · p07_fig01パッケージ完全一致
ATWILC1000B-UU-T (WLCSP-55) — Figure 3-2. WLCSP Package Pin Assignment
Figure 3-2. WLCSP Package Pin Assignment
P1 · p01_fig01456×280px
ATWILC1000B-UU-T (WLCSP-55) — ATWILC1000B-MUT IEEE® 802.11 b/g/n Link Controller
ATWILC1000B-MUT IEEE® 802.11 b/g/n Link Controller
P6 · p06_fig011415×1284px
ATWILC1000B-UU-T (WLCSP-55) — Figure 3-1. Pin Assignment
Figure 3-1. Pin Assignment
P7 · p07_fig01P7
ATWILC1000B-UU-T (WLCSP-55) — Datasheet Page 7 (p07_fig01)
Datasheet Page 7 (p07_fig01)
P41 · p41_fig011063×2048px
ATWILC1000B-UU-T (WLCSP-55) — Figure 10-1. ATWILC1000B Reference Schematic
Figure 10-1. ATWILC1000B Reference Schematic
P41 · p41_fig01P41
ATWILC1000B-UU-T (WLCSP-55) — Datasheet Page 41 (p41_fig01)
Datasheet Page 41 (p41_fig01)
P44 · p44_fig011168×816px
ATWILC1000B-UU-T (WLCSP-55) — Figure 11-1. Solder Reflow Profile
Figure 11-1. Solder Reflow Profile
P46 · p46_fig011929×1782px
ATWILC1000B-UU-T (WLCSP-55) — Document Revision History
Document Revision History

電気仕様 & 部品詳細スペック (ATWILC1000B-UU-T)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:ATWILC1000B-UU-T (WLCSP-55) は 55 ピンの標準電子部品・コネクタで、パッケージ外形は 3.20 × 3.20 × 0.55 mm（ピンピッチ e = 0.35 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C to +85°C、Wi-Fi, UART, SPI, I2C, SDIO, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C to +85°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
26 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
3.20 × 3.20 × 0.55 mm (A1=0.18 mm)
パッケージ系列: WLCSP (WLCSP-55)
ピン数・リードピッチN / e
55 Pins | Pitch e = 0.35 mm (13.8 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Wi-Fi, UART, SPI, I2C, SDIO, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル55 ピン自動バス分類
OK
IPC-7351B フットプリント55 パッド · ピッチ 0.35mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (WLCSP-55)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
3.20 × 3.20 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.55mm · e=0.35mm
パッド寸法 (W × L)Level B
0.17 × 0.17 mm
ピン数 / 総パッド数Topology
55P / 55Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
WLCSP-55
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — ATWILC1000B-UU-T (WLCSP-55)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

ATWILC1000B-UU-T (WLCSP-55) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 ATWILC1000B-UU-T (WLCSP-55 パッケージ) は全 55 ピン構成で、ピンピッチは 0.35 mm です。主なピン：A1 (GPIO6: マルチプレクスI/O・ペリフェラル端子 GPIO6 (UART, SPI)), A2 (I2C_SCL: マルチプレクスI/O・ペリフェラル端子 I2C_SCL (I2C)), A3 (RESETN: システムイネーブル・ハードウェアリセット (RESETN)), A4 (XO_N: マルチプレクスI/O・ペリフェラル端子 XO_N (RTC/CLK)), A5 (GND_SXDIG: グラウンド基準端子 (GND_SXDIG)), A6 (VDD_SXDIG: 電源供給入力 (VDD_SXDIG — 3.3V / 5.0V Standard Logic))。

ATWILC1000B-UU-T の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、ATWILC1000B-UU-T (WLCSP-55) の本体外形は 3.20 × 3.20 mm、ピッチ e = 0.35 mm、合計 55 パッドで構成されています。

ATWILC1000B-UU-T の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ATWILC1000B-UU-T (MICROCHIP, WLCSP-55) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (55 ピン) & ATWILC1000B シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
A1GPIO6Digital_IO信号端子 GPIO6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI_RXDFLASH_。対応バス/インターフェース: UART, SPI。
A2I2C_SCLDigital_IO信号端子 I2C_SCL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I2C_SCL。対応バス/インターフェース: I2C。
A3RESETNDigital_IOローアクティブ・ハードウェアリセット端子 (RESETN)：Lowに引くことでコアと全ペリフェラルを初期化します。
A4XO_NDigital_IO信号端子 XO_N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO_N。対応バス/インターフェース: RTC/CLK。
A5GND_SXDIGGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND_SXDIG) です。
A6VDD_SXDIGPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_SXDIG、最大定格: 5.5V) です。
A7VDDIO_APower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO_A、最大定格: 5.5V) です。
B1GPIO16Digital_IO信号端子 GPIO16（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO16。対応バス/インターフェース: General。
B2GPIO5Digital_IO信号端子 GPIO5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI_TXDFLASH_。対応バス/インターフェース: UART, SPI。
B3I2C_SDADigital_IO信号端子 I2C_SDA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I2C_SDA。対応バス/インターフェース: I2C。
B4XO_PDigital_IO信号端子 XO_P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO_P。対応バス/インターフェース: RTC/CLK。
B5GND_IOGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND_IO) です。
B6TP_NNC信号端子 TP_N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TP_N。対応バス/インターフェース: General。
B7VDD_RFRX_Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_RFRX_、最大定格: 5.5V) です。
B8NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
C1VDDCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDC、最大定格: 5.5V) です。
C2GPIO15Digital_IO信号端子 GPIO15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO15。対応バス/インターフェース: General。
C3GPIO17Digital_IO信号端子 GPIO17（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO17。対応バス/インターフェース: General。
C4GPIO18Digital_IO信号端子 GPIO18（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO18。対応バス/インターフェース: General。
C5GPIO13Digital_IO信号端子 GPIO13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO13。対応バス/インターフェース: General。
C6TP_PNC信号端子 TP_P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TP_P。対応バス/インターフェース: General。
C7GND_RFRX_GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND_RFRX_) です。
D1VDDIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
D2TEST_MODEDigital_IO信号端子 TEST_MODE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TEST_MODE。対応バス/インターフェース: General。
D3GPIO4Digital_IO信号端子 GPIO4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI_SSNFLASH_。対応バス/インターフェース: SPI。
D7VDD_BATTPA_Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_BATTPA_、最大定格: 5.5V) です。
D8GND_BATTPPA_GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND_BATTPPA_) です。
E1VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
E2GPIO1/RTC_CLKDigital_IO信号端子 GPIO1/RTC_CLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO1。対応バス/インターフェース: RTC/CLK。
E3GPIO3Digital_IO信号端子 GPIO3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI_SCKFLASH_。対応バス/インターフェース: SPI。
E7GND_BATTPA_GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND_BATTPA_) です。
F1GND_BIASGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND_BIAS) です。
F2CHIP_ENDigital_IO信号端子 CHIP_EN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CHIP_EN。対応バス/インターフェース: General。
F3VREG_BUCKPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VREG_BUCK、最大定格: 5.5V) です。
F4SD_DAT3Digital_IO信号端子 SD_DAT3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_DAT3。対応バス/インターフェース: General。
F5GPIO2/IRQNDigital_IO信号端子 GPIO2/IRQN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO2。対応バス/インターフェース: General。
F6GPIO0/ HOST_WAKEDigital_IO信号端子 GPIO0/ HOST_WAKE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO0。対応バス/インターフェース: General。
F7GND_AMSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND_AMS) です。
F8TX_PDigital_IO信号端子 TX_P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TX_P。対応バス/インターフェース: General。
G1GND_BUCKGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND_BUCK) です。
G2SD_CLKDigital_IO信号端子 SD_CLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SD_CLK。対応バス/インターフェース: General。
G3SD DAT0/_ SPI_TXDDigital_IO信号端子 SD DAT0/_ SPI_TXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI_DATATX。対応バス/インターフェース: UART, SPI。
G4SD DAT1/_ SPI_SSNDigital_IO信号端子 SD DAT1/_ SPI_SSN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI_SLAVESELECT。対応バス/インターフェース: SPI。
G5SD DAT2/_ SPI_RXDDigital_IO信号端子 SD DAT2/_ SPI_RXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI_DATARX。対応バス/インターフェース: UART, SPI。
G6GPIO12Digital_IO信号端子 GPIO12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO12。対応バス/インターフェース: General。
G7SDIO_SPICFG_Digital_IO信号端子 SDIO_SPICFG_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDIO_SPICFG_。対応バス/インターフェース: SPI。
G8TX_NDigital_IO信号端子 TX_N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TX_N。対応バス/インターフェース: General。
H1VSWDigital_IO信号端子 VSW（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VSW。対応バス/インターフェース: General。
H2VBATT_BUCKPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VBATT_BUCK、最大定格: 5.5V) です。
H3SD CMD/_ SPI_SCKDigital_IO信号端子 SD CMD/_ SPI_SCK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI_CLOCK。対応バス/インターフェース: SPI。
H4VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
H5VDDIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
H6VDDCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDC、最大定格: 5.5V) です。
H7GPIO11Digital_IO信号端子 GPIO11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO11。対応バス/インターフェース: General。
H8VDD_AMSPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_AMS、最大定格: 5.5V) です。
探索部品パッケージメーカーアップロード