ChipDocs.org
⌘K
2284 部品PDFアップロード
MCP2561FD-E/MF (TDFN-8-EP(3x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

MCP2561FD-E/MF

MICROCHIPID: C153270TDFN-8-EP(3x3) · 9 ピン · Pitch 0.65mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · MCP2561FD-E/MF (TDFN-8-EP(3x3))1TXD2VSS3VDD4RXD5SPLIT9EP8STBY7CANH6CANLGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.812.77.62.5-2.5-7.6-12.7mm
2. 2Dフットプリント
123456789E=3.00mm · Pitch e=0.65mmD=3.00mm-3-2-1012343210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 3.00mm × 3.00mm · ピッチ: 0.65mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (9/9)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1TXDI/OマルチプレクスI/O・ペリフェラル端子 TXD (UART)
2VSSGNDグラウンド基準端子 (VSS)
3VDDPower電源供給入力 (VDD — 1.8V to 5.5V)
4RXDI/OマルチプレクスI/O・ペリフェラル端子 RXD (UART)
5SPLITI/OマルチプレクスI/O・ペリフェラル端子 SPLIT (General)
6CANLI/OマルチプレクスI/O・ペリフェラル端子 CANL (CAN)
7CANHI/OマルチプレクスI/O・ペリフェラル端子 CANH (CAN)
8STBYI/OマルチプレクスI/O・ペリフェラル端子 STBY (General)
9EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 TXD
I/O
マルチプレクスI/O・ペリフェラル端子 TXD (UART)
設計上の注意点: TransmitDataInput
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 13 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: MCP2561FD-E/MF (MICROCHIP · TDFN-8-EP(3x3))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
MCP2561FD-E/MF (TDFN-8-EP(3x3)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
MCP2561FD-E/MF (TDFN-8-EP(3x3)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (9ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
MCP2561FD-E/MF (TDFN-8-EP(3x3)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
MCP2561FD-E/MF (TDFN-8-EP(3x3)) - 4. パッケージ外形寸法図 (D×E×A)
TDFN-8-EP(3x3) · 3.00×3.00mm · ピッチ 0.65mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
MCP2561FD-E/MF (TDFN-8-EP(3x3)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (9 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
MCP2561FD-E/MF (TDFN-8-EP(3x3)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (13 点 · 1/2 ページ)
MCP2561 シリーズの切り抜きなし原本図面 13 点中 1–12 点目を表示
P1 · p01_fig01376×200px
MCP2561FD-E/MF (TDFN-8-EP(3x3)) — High-Speed CAN Flexible Data Rate Transceiver
High-Speed CAN Flexible Data Rate Transceiver
P2 · p02_fig011778×2167px
MCP2561FD-E/MF (TDFN-8-EP(3x3)) — MCP2561/2FD | Block Diagram | Note 1: There is only one receiver implemented. The receiver can operate in Low-Power or High-Speed mode. | 2: Only MCP2561FD has the SPLIT pin. | 3: Only MCP2562FD has the VIO pin. In MCP2561FD, the supply for
MCP2561/2FD | Block Diagram | Note 1: There is only one receiver implemented. The receiver can operate in Low-Power or High-Speed mode. | 2: Only MCP2561FD has the SPLIT pin. | 3: Only MCP2562FD has the VIO pin. In MCP2561FD, the supply for
P6 · p06_fig011693×770px
MCP2561FD-E/MF (TDFN-8-EP(3x3)) — FIGURE 1-1: MCP2561FD WITH SPLIT PIN
FIGURE 1-1: MCP2561FD WITH SPLIT PIN
P6 · p06_fig021777×935px
MCP2561FD-E/MF (TDFN-8-EP(3x3)) — FIGURE 1-2: MCP2562FD WITH VIO PIN
FIGURE 1-2: MCP2562FD WITH VIO PIN
P6 · p06_fig02P6
MCP2561FD-E/MF (TDFN-8-EP(3x3)) — Datasheet Page 6 (p06_fig02)
Datasheet Page 6 (p06_fig02)
P7 · p07_fig01867×626px
MCP2561FD-E/MF (TDFN-8-EP(3x3)) — FIGURE 2-1: PHYSICAL LAYER DEFINITIONS
FIGURE 2-1: PHYSICAL LAYER DEFINITIONS
P17 · p17_fig011777×2735px
MCP2561FD-E/MF (TDFN-8-EP(3x3)) —  2014 Microchip Technology Inc. DS20005284A-page 17 | MCP2561/2FD | 3.0 PACKAGING INFORMATION | 3.1 Package Marking Information | 8-Lead PDIP (300 mil) Example: | 8-Lead SOIC (150 mil) Example: | Note: In the event the full Microchip part
 2014 Microchip Technology Inc. DS20005284A-page 17 | MCP2561/2FD | 3.0 PACKAGING INFORMATION | 3.1 Package Marking Information | 8-Lead PDIP (300 mil) Example: | 8-Lead SOIC (150 mil) Example: | Note: In the event the full Microchip part
P17 · p17_fig02350×384px
MCP2561FD-E/MF (TDFN-8-EP(3x3)) — MCP2562FDT-H/MF DAEB
MCP2562FDT-H/MF DAEB
P17 · p17_fig03351×384px
MCP2561FD-E/MF (TDFN-8-EP(3x3)) — MCP2562FDT-H/MF DAEB
MCP2562FDT-H/MF DAEB
P17 · p17_fig04362×328px
MCP2561FD-E/MF (TDFN-8-EP(3x3)) — 8-Lead PDIP (300 mil) Example:
8-Lead PDIP (300 mil) Example:
P17 · p17_fig05323×350px
MCP2561FD-E/MF (TDFN-8-EP(3x3)) — 8-Lead SOIC (150 mil) Example:
8-Lead SOIC (150 mil) Example:
P17 · p17_fig01P17
MCP2561FD-E/MF (TDFN-8-EP(3x3)) — Datasheet Page 17 (p17_fig01)
Datasheet Page 17 (p17_fig01)
1 / 2 ページ (13 点の抽出図面)

電気仕様 & 部品詳細スペック (MCP2561FD-E/MF)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:MCP2561FD-E/MF (TDFN-8-EP(3x3)) は 8 ピンの標準電子部品・コネクタで、パッケージ外形は 3.00 × 3.00 × 0.80 mm（ピンピッチ e = 0.65 mm）です。動作電源電圧 1.8V to 5.5V、動作温度範囲 -40°C to +125°C、UART, CAN インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V to 5.5V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C to +125°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
3.00 × 3.00 × 0.80 mm (A1=0.03 mm)
パッケージ系列: DFN (TDFN-8-EP(3x3))
ピン数・リードピッチN / e
8 Pins | Pitch e = 0.65 mm (25.6 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART, CAN
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル9 ピン自動バス分類
OK
IPC-7351B フットプリント9 パッド · ピッチ 0.65mm
OK
IPC-7525 60% はんだペースト開口EPAD 2.40×1.60mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (TDFN-8-EP(3x3))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
3.00 × 3.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.80mm · e=0.65mm
パッド寸法 (W × L)Level B
0.35 × 0.84 mm
ピン数 / 総パッド数Topology
9P / 9Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
TDFN-8-EP(3x3)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — MCP2561FD-E/MF (TDFN-8-EP(3x3))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

MCP2561FD-E/MF (TDFN-8-EP(3x3)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 MCP2561FD-E/MF (TDFN-8-EP(3x3) パッケージ) は全 9 ピン構成で、ピンピッチは 0.65 mm、動作電源電圧範囲 VCC は 1.8V to 5.5V です。主なピン：1 (TXD: マルチプレクスI/O・ペリフェラル端子 TXD (UART)), 2 (VSS: グラウンド基準端子 (VSS)), 3 (VDD: 電源供給入力 (VDD — 1.8V to 5.5V)), 4 (RXD: マルチプレクスI/O・ペリフェラル端子 RXD (UART)), 5 (SPLIT: マルチプレクスI/O・ペリフェラル端子 SPLIT (General)), 6 (CANL: マルチプレクスI/O・ペリフェラル端子 CANL (CAN))。

MCP2561FD-E/MF の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、MCP2561FD-E/MF (TDFN-8-EP(3x3)) の本体外形は 3.00 × 3.00 mm、ピッチ e = 0.65 mm、合計 9 パッドで構成されています（中央放熱パッド EPAD 2.40 × 1.60 mm、IPC-7525 60% 開口ペーストマスク付き）。

MCP2561FD-E/MF の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの MCP2561FD-E/MF (MICROCHIP, TDFN-8-EP(3x3)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (9 ピン) & MCP2561 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1TXDDigital_IO信号端子 TXD（方向: I/O、電圧域: 1.8V to 5.5V）。多重化オルタネート機能: TXD。対応バス/インターフェース: UART。
2VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
3VDDPower_In1.8V to 5.5V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
4RXDDigital_IO信号端子 RXD（方向: I/O、電圧域: 1.8V to 5.5V）。多重化オルタネート機能: RXD。対応バス/インターフェース: UART。
5SPLITDigital_IO信号端子 SPLIT（方向: I/O、電圧域: 1.8V to 5.5V）。多重化オルタネート機能: SPLIT。対応バス/インターフェース: General。
6CANLDigital_IO信号端子 CANL（方向: I/O、電圧域: 1.8V to 5.5V）。多重化オルタネート機能: CANL。対応バス/インターフェース: CAN。
7CANHDigital_IO信号端子 CANH（方向: I/O、電圧域: 1.8V to 5.5V）。多重化オルタネート機能: CANH。対応バス/インターフェース: CAN。
8STBYDigital_IO信号端子 STBY（方向: I/O、電圧域: 1.8V to 5.5V）。多重化オルタネート機能: STBY。対応バス/インターフェース: General。
9EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード