ChipDocs.org
⌘K
2284 器件上传PDF
ZL30136GGG2 (CABGA-64(9x9)) — Symbol, Footprint IPC-7351B & 3D STEP Model

ZL30136GGG2

MICROCHIPID: C1520318CABGA-64(9x9) · 64 引脚 · Pitch 1.00mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · ZL30136GGG2 (CABGA-64(9x9))A1sync0A2sync1A3ref1A4sync2A5apll_filterA6AVSSA7NCA8AVSSB1ref0B2modeB3NCB4ref2B5filter_ref0B6AVCOREB7AVDDB8NCC1sck/sclC2cs b/asel0_C3VDDC4AVDDC5filter_ref1C6AVSSC7AVCOREC8VDDD1soD2si/sdaD3VSSD4PD4D5PD5D6PD6D7NCD8eth_clkH8VDDH7NCH6ICH5oscoH4osciH3tckH2i2c_enH1holdG8p_clkG7p_fpG6VDDG5rst_bG4tdoG3trst_bG2tdiG1AVSSF8VDDF7VSSF6VDDF5ICF4VSSF3VCOREF2tmsF1AVCOREE8VDDE7VSSE6VCOREE5PE5E4PE4E3VSSE2int_bE1lockGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.845.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7mm
2. 2D封装焊盘
A1B1C1D1E1F1G1H1A2B2C2D2E2F2G2H2A3B3C3D3E3F3G3H3A4B4C4D4E4F4G4H4A5B5C5D5E5F5G5H5A6B6C6D6E6F6G6H6A7B7C7D7E7F7G7H7A8B8C8D8E8F8G8H8E=9.00mm · Pitch e=1.00mmD=9.00mm-7-5-3-113577531-1-3-5-7mm
3. 3D实体模型
封装外形: 9.00mm × 9.00mm · 间距 Pitch: 1.00mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (64/64)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
A1sync0I/O多功能复用 I/O 与外设引脚 sync0 (General)
A2sync1I/O多功能复用 I/O 与外设引脚 sync1 (General)
A3ref1I/O多功能复用 I/O 与外设引脚 ref1 (General)
A4sync2I/O多功能复用 I/O 与外设引脚 sync2 (General)
A5apll_filterI/O多功能复用 I/O 与外设引脚 apll_filter (General)
A6AVSSGND电源参考地引脚 (AVSS)
A7NCI/O多功能复用 I/O 与外设引脚 NC (General)
A8AVSSGND电源参考地引脚 (AVSS)
B1ref0I/O多功能复用 I/O 与外设引脚 ref0 (General)
B2modeI/O多功能复用 I/O 与外设引脚 mode (CAN)
B3NCI/O多功能复用 I/O 与外设引脚 NC (General)
B4ref2I/O多功能复用 I/O 与外设引脚 ref2 (General)
B5filter_ref0I/O多功能复用 I/O 与外设引脚 filter_ref0 (General)
B6AVCOREI/O多功能复用 I/O 与外设引脚 AVCORE (General)
B7AVDDPower正电源供电引脚 (AVDD — 3.3V / 5.0V Standard Logic)
B8NCI/O多功能复用 I/O 与外设引脚 NC (General)
C1sck/sclI/O多功能复用 I/O 与外设引脚 sck/scl (SPI, I2C)
C2cs b/asel0_I/O多功能复用 I/O 与外设引脚 cs b/asel0_ (SPI, I2C)
C3VDDPower正电源供电引脚 (VDD — 3.3V / 5.0V Standard Logic)
C4AVDDPower正电源供电引脚 (AVDD — 3.3V / 5.0V Standard Logic)
C5filter_ref1I/O多功能复用 I/O 与外设引脚 filter_ref1 (General)
C6AVSSGND电源参考地引脚 (AVSS)
C7AVCOREI/O多功能复用 I/O 与外设引脚 AVCORE (General)
C8VDDPower正电源供电引脚 (VDD — 3.3V / 5.0V Standard Logic)
D1soI/O多功能复用 I/O 与外设引脚 so (I2C)
D2si/sdaI/O多功能复用 I/O 与外设引脚 si/sda (I2C)
D3VSSGND电源参考地引脚 (VSS)
D4PD4I/O多功能复用 I/O 与外设引脚 PD4 (General)
D5PD5I/O多功能复用 I/O 与外设引脚 PD5 (General)
D6PD6I/O多功能复用 I/O 与外设引脚 PD6 (General)
D7NCI/O多功能复用 I/O 与外设引脚 NC (General)
D8eth_clkI/O多功能复用 I/O 与外设引脚 eth_clk (CAN)
E1lockI/O多功能复用 I/O 与外设引脚 lock (General)
E2int_bI/O多功能复用 I/O 与外设引脚 int_b (General)
E3VSSGND电源参考地引脚 (VSS)
E4PE4I/O多功能复用 I/O 与外设引脚 PE4 (General)
E5PE5I/O多功能复用 I/O 与外设引脚 PE5 (General)
E6VCOREI/O多功能复用 I/O 与外设引脚 VCORE (General)
E7VSSGND电源参考地引脚 (VSS)
E8VDDPower正电源供电引脚 (VDD — 3.3V / 5.0V Standard Logic)
F1AVCOREI/O多功能复用 I/O 与外设引脚 AVCORE (General)
F2tmsI/O多功能复用 I/O 与外设引脚 tms (SWD/JTAG)
F3VCOREI/O多功能复用 I/O 与外设引脚 VCORE (General)
F4VSSGND电源参考地引脚 (VSS)
F5ICI/O多功能复用 I/O 与外设引脚 IC (General)
F6VDDPower正电源供电引脚 (VDD — 3.3V / 5.0V Standard Logic)
F7VSSGND电源参考地引脚 (VSS)
F8VDDPower正电源供电引脚 (VDD — 3.3V / 5.0V Standard Logic)
G1AVSSGND电源参考地引脚 (AVSS)
G2tdiI/O多功能复用 I/O 与外设引脚 tdi (SWD/JTAG)
G3trst_bI/O多功能复用 I/O 与外设引脚 trst_b (SWD/JTAG)
G4tdoI/O多功能复用 I/O 与外设引脚 tdo (SWD/JTAG)
G5rst_bI/O多功能复用 I/O 与外设引脚 rst_b (General)
G6VDDPower正电源供电引脚 (VDD — 3.3V / 5.0V Standard Logic)
G7p_fpI/O多功能复用 I/O 与外设引脚 p_fp (General)
G8p_clkI/O多功能复用 I/O 与外设引脚 p_clk (CAN)
H1holdI/O多功能复用 I/O 与外设引脚 hold (General)
H2i2c_enI/O多功能复用 I/O 与外设引脚 i2c_en (SPI, I2C)
H3tckI/O多功能复用 I/O 与外设引脚 tck (General)
H4osciI/O多功能复用 I/O 与外设引脚 osci (RTC/CLK)
H5oscoI/O多功能复用 I/O 与外设引脚 osco (RTC/CLK)
H6ICI/O多功能复用 I/O 与外设引脚 IC (General)
H7NCI/O多功能复用 I/O 与外设引脚 NC (General)
H8VDDPower正电源供电引脚 (VDD — 3.3V / 5.0V Standard Logic)
PIN A1 sync0
I/O
多功能复用 I/O 与外设引脚 sync0 (General)
PCB布线建议: Signal terminal sync0 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: sync0. Supported peripheral buses: General.
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 7 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: ZL30136GGG2 (MICROCHIP · CABGA-64(9x9))
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
ZL30136GGG2 (CABGA-64(9x9)) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
ZL30136GGG2 (CABGA-64(9x9)) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (64 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
ZL30136GGG2 (CABGA-64(9x9)) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
ZL30136GGG2 (CABGA-64(9x9)) - 4. 封装机械外形图 (D×E×A)
CABGA-64(9x9) · 9.00×9.00mm · 节距 1.00mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
ZL30136GGG2 (CABGA-64(9x9)) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (64 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
ZL30136GGG2 (CABGA-64(9x9)) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (7 张图纸 · 第 1/1 页)
显示第 1–7 张，共 7 张完整原图 (来自 ZL30136 系列)
P1 · p01_fig011947×714px
ZL30136GGG2 (CABGA-64(9x9)) — • Supports automatic hitless reference switching and short term holdover during loss of reference inputs
• Supports automatic hitless reference switching and short term holdover during loss of reference inputs
P1 · p01_fig02847×259px
ZL30136GGG2 (CABGA-64(9x9)) — Features
Features
P1 · p01_fig031597×714px
ZL30136GGG2 (CABGA-64(9x9)) — Figure 1 - Functional Block Diagram
Figure 1 - Functional Block Diagram
P7 · p07_fig011450×1602px
ZL30136GGG2 (CABGA-64(9x9)) — Figure 2 - Typical Application of the ZL30136
Figure 2 - Typical Application of the ZL30136
P7 · p07_fig01P7
ZL30136GGG2 (CABGA-64(9x9)) — Datasheet Page 7 (p07_fig01)
Datasheet Page 7 (p07_fig01)
P8 · p08_fig012065×2978px
ZL30136GGG2 (CABGA-64(9x9)) — c Zarlink Semiconductor 2005 All rights reserved. | ISSUE | APPRD. | DATE | ACN | Package Code | Previous package codes
c Zarlink Semiconductor 2005 All rights reserved. | ISSUE | APPRD. | DATE | ACN | Package Code | Previous package codes
P9 · p09_fig01848×260px
ZL30136GGG2 (CABGA-64(9x9)) — For more information about all Zarlink products
For more information about all Zarlink products

电气参数与元器件规格详情 (ZL30136GGG2)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:ZL30136GGG2 (CABGA-64(9x9)) 是一款 64 引脚的标准电子与连接器元件，机械封装尺寸为 9.00 × 9.00 × 1.35 mm（引脚间距 e = 1.00 mm）。工作电压范围 1.8V ~ 5.5V (Theo Datasheet)，工作温度 -40°C to +85°C，内置 SPI, I2C, JTAG / SWD, CAN, RTC/CLK, SWD/JTAG 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C to +85°C
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
2 kHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
9.00 × 9.00 × 1.35 mm (A1=0.30 mm)
封装类型：BGA (CABGA-64(9x9))
引脚总数与中心间距N / e
64 Pins | Pitch e = 1.00 mm (39.4 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
SPI, I2C, JTAG / SWD, CAN, RTC/CLK, SWD/JTAG
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号64 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘64 个焊盘 · 节距 1.00mm
OK
IPC-7525 60% 钢网开窗回流焊 1:1 标准
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (CABGA-64(9x9))

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
9.00 × 9.00 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=1.35mm · e=1.00mm
焊盘尺寸 (W × L)Level B
0.45 × 0.45 mm
引脚数 / 总焊盘数Topology
64P / 64Pad (BGA_GRID)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
CABGA-64(9x9)
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — ZL30136GGG2 (CABGA-64(9x9))

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

ZL30136GGG2 (CABGA-64(9x9)) 的引脚排列 (Pinout) 与供电电压参数是什么？

MICROCHIP 生产的 ZL30136GGG2 采用 CABGA-64(9x9) 封装，共 64 脚，引脚间距 1.00 mm。主要引脚包括：A1 (sync0: 多功能复用 I/O 与外设引脚 sync0 (General)), A2 (sync1: 多功能复用 I/O 与外设引脚 sync1 (General)), A3 (ref1: 多功能复用 I/O 与外设引脚 ref1 (General)), A4 (sync2: 多功能复用 I/O 与外设引脚 sync2 (General)), A5 (apll_filter: 多功能复用 I/O 与外设引脚 apll_filter (General)), A6 (AVSS: 电源参考地引脚 (AVSS))。

ZL30136GGG2 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，ZL30136GGG2 (CABGA-64(9x9)) 本体轮廓为 9.00 × 9.00 mm，引脚间距 e = 1.00 mm，共计 64 个铜箔焊盘。

哪里可以下载 ZL30136GGG2 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 ZL30136GGG2 (MICROCHIP, CABGA-64(9x9)) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (64 脚) 与 ZL30136 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
A1sync0Digital_IO信号引脚 sync0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：sync0。支持总线接口：General。
A2sync1Digital_IO信号引脚 sync1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：sync1。支持总线接口：General。
A3ref1Digital_IO信号引脚 ref1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：ref1。支持总线接口：General。
A4sync2Digital_IO信号引脚 sync2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：sync2。支持总线接口：General。
A5apll_filterDigital_IO信号引脚 apll_filter（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：apll_filter。支持总线接口：General。
A6AVSSGND0V 接地回路引脚 (AVSS)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
A7NCNC信号引脚 NC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：NC。支持总线接口：General。
A8AVSSGND0V 接地回路引脚 (AVSS)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
B1ref0Digital_IO信号引脚 ref0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：ref0。支持总线接口：General。
B2modeDigital_IO信号引脚 mode（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：mode。支持总线接口：CAN。
B3NCNC信号引脚 NC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：NC。支持总线接口：General。
B4ref2Digital_IO信号引脚 ref2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：ref2。支持总线接口：General。
B5filter_ref0Digital_IO信号引脚 filter_ref0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：filter_ref0。支持总线接口：General。
B6AVCOREDigital_IO信号引脚 AVCORE（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：AVCORE。支持总线接口：General。
B7AVDDPower_In主供电输入引脚 (AVDD)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
B8NCNC信号引脚 NC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：NC。支持总线接口：General。
C1sck/sclDigital_IO信号引脚 sck/scl（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：sck/scl。支持总线接口：SPI, I2C。
C2cs b/asel0_Digital_IO信号引脚 cs b/asel0_（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SPI。支持总线接口：SPI, I2C。
C3VDDPower_In主供电输入引脚 (VDD)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
C4AVDDPower_In主供电输入引脚 (AVDD)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
C5filter_ref1Digital_IO信号引脚 filter_ref1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：filter_ref1。支持总线接口：General。
C6AVSSGND0V 接地回路引脚 (AVSS)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
C7AVCOREDigital_IO信号引脚 AVCORE（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：AVCORE。支持总线接口：General。
C8VDDPower_In主供电输入引脚 (VDD)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
D1soDigital_IO信号引脚 so（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：so。支持总线接口：I2C。
D2si/sdaDigital_IO信号引脚 si/sda（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：si/sda。支持总线接口：I2C。
D3VSSGND0V 接地回路引脚 (VSS)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
D4PD4Digital_IO信号引脚 PD4（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PD4。支持总线接口：General。
D5PD5Digital_IO信号引脚 PD5（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PD5。支持总线接口：General。
D6PD6Digital_IO信号引脚 PD6（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PD6。支持总线接口：General。
D7NCNC信号引脚 NC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：NC。支持总线接口：General。
D8eth_clkDigital_IO信号引脚 eth_clk（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：eth_clk。支持总线接口：CAN。
E1lockDigital_IO信号引脚 lock（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：lock。支持总线接口：General。
E2int_bOpen_Drain信号引脚 int_b（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：int_b。支持总线接口：General。
E3VSSGND0V 接地回路引脚 (VSS)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
E4PE4Digital_IO信号引脚 PE4（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PE4。支持总线接口：General。
E5PE5Digital_IO信号引脚 PE5（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PE5。支持总线接口：General。
E6VCOREDigital_IO信号引脚 VCORE（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：VCORE。支持总线接口：General。
E7VSSGND0V 接地回路引脚 (VSS)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
E8VDDPower_In主供电输入引脚 (VDD)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
F1AVCOREDigital_IO信号引脚 AVCORE（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：AVCORE。支持总线接口：General。
F2tmsDigital_IO信号引脚 tms（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：tms。支持总线接口：SWD/JTAG。
F3VCOREDigital_IO信号引脚 VCORE（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：VCORE。支持总线接口：General。
F4VSSGND0V 接地回路引脚 (VSS)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
F5ICDigital_IO信号引脚 IC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：IC。支持总线接口：General。
F6VDDPower_In主供电输入引脚 (VDD)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
F7VSSGND0V 接地回路引脚 (VSS)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
F8VDDPower_In主供电输入引脚 (VDD)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
G1AVSSGND0V 接地回路引脚 (AVSS)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
G2tdiDigital_IO信号引脚 tdi（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：tdi。支持总线接口：SWD/JTAG。
G3trst_bDigital_IO信号引脚 trst_b（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：trst_b。支持总线接口：SWD/JTAG。
G4tdoDigital_IO信号引脚 tdo（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：tdo。支持总线接口：SWD/JTAG。
G5rst_bDigital_IO信号引脚 rst_b（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：rst_b。支持总线接口：General。
G6VDDPower_In主供电输入引脚 (VDD)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
G7p_fpDigital_IO信号引脚 p_fp（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：p_fp。支持总线接口：General。
G8p_clkDigital_IO信号引脚 p_clk（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：p_clk。支持总线接口：CAN。
H1holdDigital_IO信号引脚 hold（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：hold。支持总线接口：General。
H2i2c_enDigital_IO信号引脚 i2c_en（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：I2C_INTERFACE, SPI。支持总线接口：SPI, I2C。
H3tckDigital_IO信号引脚 tck（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：tck。支持总线接口：General。
H4osciDigital_IO信号引脚 osci（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：osci。支持总线接口：RTC/CLK。
H5oscoDigital_IO信号引脚 osco（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：osco。支持总线接口：RTC/CLK。
H6ICDigital_IO信号引脚 IC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：IC。支持总线接口：General。
H7NCNC信号引脚 NC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：NC。支持总线接口：General。
H8VDDPower_In主供电输入引脚 (VDD)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
探索器件库封装厂商上传