ChipDocs.org
⌘K
2284 部品PDFアップロード
ZL30136GGG2 (CABGA-64(9x9)) — Symbol, Footprint IPC-7351B & 3D STEP Model

ZL30136GGG2

MICROCHIPID: C1520318CABGA-64(9x9) · 64 ピン · Pitch 1.00mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · ZL30136GGG2 (CABGA-64(9x9))A1sync0A2sync1A3ref1A4sync2A5apll_filterA6AVSSA7NCA8AVSSB1ref0B2modeB3NCB4ref2B5filter_ref0B6AVCOREB7AVDDB8NCC1sck/sclC2cs b/asel0_C3VDDC4AVDDC5filter_ref1C6AVSSC7AVCOREC8VDDD1soD2si/sdaD3VSSD4PD4D5PD5D6PD6D7NCD8eth_clkH8VDDH7NCH6ICH5oscoH4osciH3tckH2i2c_enH1holdG8p_clkG7p_fpG6VDDG5rst_bG4tdoG3trst_bG2tdiG1AVSSF8VDDF7VSSF6VDDF5ICF4VSSF3VCOREF2tmsF1AVCOREE8VDDE7VSSE6VCOREE5PE5E4PE4E3VSSE2int_bE1lockGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.845.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7mm
2. 2Dフットプリント
A1B1C1D1E1F1G1H1A2B2C2D2E2F2G2H2A3B3C3D3E3F3G3H3A4B4C4D4E4F4G4H4A5B5C5D5E5F5G5H5A6B6C6D6E6F6G6H6A7B7C7D7E7F7G7H7A8B8C8D8E8F8G8H8E=9.00mm · Pitch e=1.00mmD=9.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 9.00mm × 9.00mm · ピッチ: 1.00mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (64/64)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
A1sync0I/OマルチプレクスI/O・ペリフェラル端子 sync0 (General)
A2sync1I/OマルチプレクスI/O・ペリフェラル端子 sync1 (General)
A3ref1I/OマルチプレクスI/O・ペリフェラル端子 ref1 (General)
A4sync2I/OマルチプレクスI/O・ペリフェラル端子 sync2 (General)
A5apll_filterI/OマルチプレクスI/O・ペリフェラル端子 apll_filter (General)
A6AVSSGNDグラウンド基準端子 (AVSS)
A7NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
A8AVSSGNDグラウンド基準端子 (AVSS)
B1ref0I/OマルチプレクスI/O・ペリフェラル端子 ref0 (General)
B2modeI/OマルチプレクスI/O・ペリフェラル端子 mode (CAN)
B3NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
B4ref2I/OマルチプレクスI/O・ペリフェラル端子 ref2 (General)
B5filter_ref0I/OマルチプレクスI/O・ペリフェラル端子 filter_ref0 (General)
B6AVCOREI/OマルチプレクスI/O・ペリフェラル端子 AVCORE (General)
B7AVDDPower電源供給入力 (AVDD — 3.3V / 5.0V Standard Logic)
B8NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
C1sck/sclI/OマルチプレクスI/O・ペリフェラル端子 sck/scl (SPI, I2C)
C2cs b/asel0_I/OマルチプレクスI/O・ペリフェラル端子 cs b/asel0_ (SPI, I2C)
C3VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
C4AVDDPower電源供給入力 (AVDD — 3.3V / 5.0V Standard Logic)
C5filter_ref1I/OマルチプレクスI/O・ペリフェラル端子 filter_ref1 (General)
C6AVSSGNDグラウンド基準端子 (AVSS)
C7AVCOREI/OマルチプレクスI/O・ペリフェラル端子 AVCORE (General)
C8VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
D1soI/OマルチプレクスI/O・ペリフェラル端子 so (I2C)
D2si/sdaI/OマルチプレクスI/O・ペリフェラル端子 si/sda (I2C)
D3VSSGNDグラウンド基準端子 (VSS)
D4PD4I/OマルチプレクスI/O・ペリフェラル端子 PD4 (General)
D5PD5I/OマルチプレクスI/O・ペリフェラル端子 PD5 (General)
D6PD6I/OマルチプレクスI/O・ペリフェラル端子 PD6 (General)
D7NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
D8eth_clkI/OマルチプレクスI/O・ペリフェラル端子 eth_clk (CAN)
E1lockI/OマルチプレクスI/O・ペリフェラル端子 lock (General)
E2int_bI/OマルチプレクスI/O・ペリフェラル端子 int_b (General)
E3VSSGNDグラウンド基準端子 (VSS)
E4PE4I/OマルチプレクスI/O・ペリフェラル端子 PE4 (General)
E5PE5I/OマルチプレクスI/O・ペリフェラル端子 PE5 (General)
E6VCOREI/OマルチプレクスI/O・ペリフェラル端子 VCORE (General)
E7VSSGNDグラウンド基準端子 (VSS)
E8VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
F1AVCOREI/OマルチプレクスI/O・ペリフェラル端子 AVCORE (General)
F2tmsI/OマルチプレクスI/O・ペリフェラル端子 tms (SWD/JTAG)
F3VCOREI/OマルチプレクスI/O・ペリフェラル端子 VCORE (General)
F4VSSGNDグラウンド基準端子 (VSS)
F5ICI/OマルチプレクスI/O・ペリフェラル端子 IC (General)
F6VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
F7VSSGNDグラウンド基準端子 (VSS)
F8VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
G1AVSSGNDグラウンド基準端子 (AVSS)
G2tdiI/OマルチプレクスI/O・ペリフェラル端子 tdi (SWD/JTAG)
G3trst_bI/OマルチプレクスI/O・ペリフェラル端子 trst_b (SWD/JTAG)
G4tdoI/OマルチプレクスI/O・ペリフェラル端子 tdo (SWD/JTAG)
G5rst_bI/OマルチプレクスI/O・ペリフェラル端子 rst_b (General)
G6VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
G7p_fpI/OマルチプレクスI/O・ペリフェラル端子 p_fp (General)
G8p_clkI/OマルチプレクスI/O・ペリフェラル端子 p_clk (CAN)
H1holdI/OマルチプレクスI/O・ペリフェラル端子 hold (General)
H2i2c_enI/OマルチプレクスI/O・ペリフェラル端子 i2c_en (SPI, I2C)
H3tckI/OマルチプレクスI/O・ペリフェラル端子 tck (General)
H4osciI/OマルチプレクスI/O・ペリフェラル端子 osci (RTC/CLK)
H5oscoI/OマルチプレクスI/O・ペリフェラル端子 osco (RTC/CLK)
H6ICI/OマルチプレクスI/O・ペリフェラル端子 IC (General)
H7NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
H8VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
PIN A1 sync0
I/O
マルチプレクスI/O・ペリフェラル端子 sync0 (General)
設計上の注意点: Signal terminal sync0 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: sync0. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 7 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: ZL30136GGG2 (MICROCHIP · CABGA-64(9x9))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
ZL30136GGG2 (CABGA-64(9x9)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
ZL30136GGG2 (CABGA-64(9x9)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (64ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
ZL30136GGG2 (CABGA-64(9x9)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
ZL30136GGG2 (CABGA-64(9x9)) - 4. パッケージ外形寸法図 (D×E×A)
CABGA-64(9x9) · 9.00×9.00mm · ピッチ 1.00mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
ZL30136GGG2 (CABGA-64(9x9)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (64 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
ZL30136GGG2 (CABGA-64(9x9)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (7 点 · 1/1 ページ)
ZL30136 シリーズの切り抜きなし原本図面 7 点中 1–7 点目を表示
P1 · p01_fig011947×714px
ZL30136GGG2 (CABGA-64(9x9)) — • Supports automatic hitless reference switching and short term holdover during loss of reference inputs
• Supports automatic hitless reference switching and short term holdover during loss of reference inputs
P1 · p01_fig02847×259px
ZL30136GGG2 (CABGA-64(9x9)) — Features
Features
P1 · p01_fig031597×714px
ZL30136GGG2 (CABGA-64(9x9)) — Figure 1 - Functional Block Diagram
Figure 1 - Functional Block Diagram
P7 · p07_fig011450×1602px
ZL30136GGG2 (CABGA-64(9x9)) — Figure 2 - Typical Application of the ZL30136
Figure 2 - Typical Application of the ZL30136
P7 · p07_fig01P7
ZL30136GGG2 (CABGA-64(9x9)) — Datasheet Page 7 (p07_fig01)
Datasheet Page 7 (p07_fig01)
P8 · p08_fig012065×2978px
ZL30136GGG2 (CABGA-64(9x9)) — c Zarlink Semiconductor 2005 All rights reserved. | ISSUE | APPRD. | DATE | ACN | Package Code | Previous package codes
c Zarlink Semiconductor 2005 All rights reserved. | ISSUE | APPRD. | DATE | ACN | Package Code | Previous package codes
P9 · p09_fig01848×260px
ZL30136GGG2 (CABGA-64(9x9)) — For more information about all Zarlink products
For more information about all Zarlink products

電気仕様 & 部品詳細スペック (ZL30136GGG2)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:ZL30136GGG2 (CABGA-64(9x9)) は 64 ピンの標準電子部品・コネクタで、パッケージ外形は 9.00 × 9.00 × 1.35 mm（ピンピッチ e = 1.00 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C to +85°C、SPI, I2C, JTAG / SWD, CAN, RTC/CLK, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C to +85°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
2 kHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
9.00 × 9.00 × 1.35 mm (A1=0.30 mm)
パッケージ系列: BGA (CABGA-64(9x9))
ピン数・リードピッチN / e
64 Pins | Pitch e = 1.00 mm (39.4 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
SPI, I2C, JTAG / SWD, CAN, RTC/CLK, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル64 ピン自動バス分類
OK
IPC-7351B フットプリント64 パッド · ピッチ 1.00mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (CABGA-64(9x9))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
9.00 × 9.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.35mm · e=1.00mm
パッド寸法 (W × L)Level B
0.45 × 0.45 mm
ピン数 / 総パッド数Topology
64P / 64Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
CABGA-64(9x9)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — ZL30136GGG2 (CABGA-64(9x9))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

ZL30136GGG2 (CABGA-64(9x9)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 ZL30136GGG2 (CABGA-64(9x9) パッケージ) は全 64 ピン構成で、ピンピッチは 1.00 mm です。主なピン：A1 (sync0: マルチプレクスI/O・ペリフェラル端子 sync0 (General)), A2 (sync1: マルチプレクスI/O・ペリフェラル端子 sync1 (General)), A3 (ref1: マルチプレクスI/O・ペリフェラル端子 ref1 (General)), A4 (sync2: マルチプレクスI/O・ペリフェラル端子 sync2 (General)), A5 (apll_filter: マルチプレクスI/O・ペリフェラル端子 apll_filter (General)), A6 (AVSS: グラウンド基準端子 (AVSS))。

ZL30136GGG2 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、ZL30136GGG2 (CABGA-64(9x9)) の本体外形は 9.00 × 9.00 mm、ピッチ e = 1.00 mm、合計 64 パッドで構成されています。

ZL30136GGG2 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ZL30136GGG2 (MICROCHIP, CABGA-64(9x9)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (64 ピン) & ZL30136 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
A1sync0Digital_IO信号端子 sync0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: sync0。対応バス/インターフェース: General。
A2sync1Digital_IO信号端子 sync1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: sync1。対応バス/インターフェース: General。
A3ref1Digital_IO信号端子 ref1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ref1。対応バス/インターフェース: General。
A4sync2Digital_IO信号端子 sync2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: sync2。対応バス/インターフェース: General。
A5apll_filterDigital_IO信号端子 apll_filter（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: apll_filter。対応バス/インターフェース: General。
A6AVSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (AVSS) です。
A7NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
A8AVSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (AVSS) です。
B1ref0Digital_IO信号端子 ref0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ref0。対応バス/インターフェース: General。
B2modeDigital_IO信号端子 mode（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: mode。対応バス/インターフェース: CAN。
B3NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
B4ref2Digital_IO信号端子 ref2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ref2。対応バス/インターフェース: General。
B5filter_ref0Digital_IO信号端子 filter_ref0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: filter_ref0。対応バス/インターフェース: General。
B6AVCOREDigital_IO信号端子 AVCORE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: AVCORE。対応バス/インターフェース: General。
B7AVDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVDD、最大定格: 5.5V) です。
B8NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
C1sck/sclDigital_IO信号端子 sck/scl（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: sck/scl。対応バス/インターフェース: SPI, I2C。
C2cs b/asel0_Digital_IO信号端子 cs b/asel0_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI。対応バス/インターフェース: SPI, I2C。
C3VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
C4AVDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVDD、最大定格: 5.5V) です。
C5filter_ref1Digital_IO信号端子 filter_ref1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: filter_ref1。対応バス/インターフェース: General。
C6AVSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (AVSS) です。
C7AVCOREDigital_IO信号端子 AVCORE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: AVCORE。対応バス/インターフェース: General。
C8VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
D1soDigital_IO信号端子 so（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: so。対応バス/インターフェース: I2C。
D2si/sdaDigital_IO信号端子 si/sda（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: si/sda。対応バス/インターフェース: I2C。
D3VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
D4PD4Digital_IO信号端子 PD4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD4。対応バス/インターフェース: General。
D5PD5Digital_IO信号端子 PD5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD5。対応バス/インターフェース: General。
D6PD6Digital_IO信号端子 PD6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD6。対応バス/インターフェース: General。
D7NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
D8eth_clkDigital_IO信号端子 eth_clk（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: eth_clk。対応バス/インターフェース: CAN。
E1lockDigital_IO信号端子 lock（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: lock。対応バス/インターフェース: General。
E2int_bOpen_Drain信号端子 int_b（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: int_b。対応バス/インターフェース: General。
E3VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
E4PE4Digital_IO信号端子 PE4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE4。対応バス/インターフェース: General。
E5PE5Digital_IO信号端子 PE5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE5。対応バス/インターフェース: General。
E6VCOREDigital_IO信号端子 VCORE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VCORE。対応バス/インターフェース: General。
E7VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
E8VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
F1AVCOREDigital_IO信号端子 AVCORE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: AVCORE。対応バス/インターフェース: General。
F2tmsDigital_IO信号端子 tms（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: tms。対応バス/インターフェース: SWD/JTAG。
F3VCOREDigital_IO信号端子 VCORE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VCORE。対応バス/インターフェース: General。
F4VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
F5ICDigital_IO信号端子 IC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IC。対応バス/インターフェース: General。
F6VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
F7VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
F8VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
G1AVSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (AVSS) です。
G2tdiDigital_IO信号端子 tdi（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: tdi。対応バス/インターフェース: SWD/JTAG。
G3trst_bDigital_IO信号端子 trst_b（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: trst_b。対応バス/インターフェース: SWD/JTAG。
G4tdoDigital_IO信号端子 tdo（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: tdo。対応バス/インターフェース: SWD/JTAG。
G5rst_bDigital_IO信号端子 rst_b（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: rst_b。対応バス/インターフェース: General。
G6VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
G7p_fpDigital_IO信号端子 p_fp（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: p_fp。対応バス/インターフェース: General。
G8p_clkDigital_IO信号端子 p_clk（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: p_clk。対応バス/インターフェース: CAN。
H1holdDigital_IO信号端子 hold（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: hold。対応バス/インターフェース: General。
H2i2c_enDigital_IO信号端子 i2c_en（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I2C_INTERFACE, SPI。対応バス/インターフェース: SPI, I2C。
H3tckDigital_IO信号端子 tck（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: tck。対応バス/インターフェース: General。
H4osciDigital_IO信号端子 osci（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: osci。対応バス/インターフェース: RTC/CLK。
H5oscoDigital_IO信号端子 osco（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: osco。対応バス/インターフェース: RTC/CLK。
H6ICDigital_IO信号端子 IC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IC。対応バス/インターフェース: General。
H7NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
H8VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
探索部品パッケージメーカーアップロード