ChipDocs.org
⌘K
2284 部品PDFアップロード
ATTINY1634R-MU (QFN-20-EP(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

ATTINY1634R-MU

MICROCHIPID: C147878QFN-20-EP(4x4) · 21 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · ATTINY1634R-MU (QFN-20-EP(4x4))1PA62PA53PA44PA35PA26PA17PA08GND9VCC10PC511PC421EPAD20PA719PB018PB117PB216PB315PC014PC113PC212PC3Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.820.315.210.25.10-5.1-10.2-15.2-20.3mm
2. 2Dフットプリント
123456789101112131415161718192021E=4.00mm · Pitch e=0.50mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 4.00mm × 4.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (21/21)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (General)
2PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (General)
3PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (General)
4PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (General)
5PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (General)
6PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (General)
7PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (General)
8GNDGNDグラウンド基準端子 (GND)
9VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
10PC5I/OマルチプレクスI/O・ペリフェラル端子 PC5 (General)
11PC4I/OマルチプレクスI/O・ペリフェラル端子 PC4 (General)
12PC3I/OマルチプレクスI/O・ペリフェラル端子 PC3 (General)
13PC2I/OマルチプレクスI/O・ペリフェラル端子 PC2 (General)
14PC1I/OマルチプレクスI/O・ペリフェラル端子 PC1 (General)
15PC0I/OマルチプレクスI/O・ペリフェラル端子 PC0 (General)
16PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (General)
17PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (General)
18PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (General)
19PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (General)
20PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (General)
21EPADGND露出サーマルパッド・グラウンド (EPAD)
PIN 1 PA6
I/O
マルチプレクスI/O・ペリフェラル端子 PA6 (General)
設計上の注意点: Signal terminal PA6 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: PA6. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 5 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: ATTINY1634R-MU (MICROCHIP · QFN-20-EP(4x4))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
ATTINY1634R-MU (QFN-20-EP(4x4)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
ATTINY1634R-MU (QFN-20-EP(4x4)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (21ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
ATTINY1634R-MU (QFN-20-EP(4x4)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
ATTINY1634R-MU (QFN-20-EP(4x4)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-20-EP(4x4) · 4.00×4.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
ATTINY1634R-MU (QFN-20-EP(4x4)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (21 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
ATTINY1634R-MU (QFN-20-EP(4x4)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (5 点 · 1/1 ページ)
ATTINY1634R シリーズの切り抜きなし原本図面 5 点中 1–5 点目を表示
P2 · p02_fig011580×2167px
ATTINY1634R-MU (QFN-20-EP(4x4)) — Figure 1-1. Pinout of ATtiny1634
Figure 1-1. Pinout of ATtiny1634
P2 · p02_fig01P2
ATTINY1634R-MU (QFN-20-EP(4x4)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P230 · p230_fig011383×928px
ATTINY1634R-MU (QFN-20-EP(4x4)) — Figure 24-1. Maximum Frequency vs. VCC
Figure 24-1. Maximum Frequency vs. VCC
P281 · p281_fig012025×2369px
ATTINY1634R-MU (QFN-20-EP(4x4)) — 281 ATtiny1634 [DATASHEET]
281 ATtiny1634 [DATASHEET]
P281 · p281_fig01P281
ATTINY1634R-MU (QFN-20-EP(4x4)) — Datasheet Page 281 (p281_fig01)
Datasheet Page 281 (p281_fig01)

電気仕様 & 部品詳細スペック (ATTINY1634R-MU)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:ATTINY1634R-MU (QFN-20-EP(4x4)) は 20 ピンの標準電子部品・コネクタで、パッケージ外形は 4.00 × 4.00 × 0.80 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、SPI, I2C, ADC, PWM インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
8MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
4.00 × 4.00 × 0.80 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-20-EP(4x4))
ピン数・リードピッチN / e
20 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
SPI, I2C, ADC, PWM
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル21 ピン自動バス分類
OK
IPC-7351B フットプリント21 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 2.60×2.60mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-20-EP(4x4))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
4.00 × 4.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.80mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
21P / 21Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-20-EP(4x4)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — ATTINY1634R-MU (QFN-20-EP(4x4))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

ATTINY1634R-MU (QFN-20-EP(4x4)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 ATTINY1634R-MU (QFN-20-EP(4x4) パッケージ) は全 21 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (PA6: マルチプレクスI/O・ペリフェラル端子 PA6 (General)), 2 (PA5: マルチプレクスI/O・ペリフェラル端子 PA5 (General)), 3 (PA4: マルチプレクスI/O・ペリフェラル端子 PA4 (General)), 4 (PA3: マルチプレクスI/O・ペリフェラル端子 PA3 (General)), 5 (PA2: マルチプレクスI/O・ペリフェラル端子 PA2 (General)), 6 (PA1: マルチプレクスI/O・ペリフェラル端子 PA1 (General))。

ATTINY1634R-MU の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、ATTINY1634R-MU (QFN-20-EP(4x4)) の本体外形は 4.00 × 4.00 mm、ピッチ e = 0.50 mm、合計 21 パッドで構成されています（中央放熱パッド EPAD 2.60 × 2.60 mm、IPC-7525 60% 開口ペーストマスク付き）。

ATTINY1634R-MU の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ATTINY1634R-MU (MICROCHIP, QFN-20-EP(4x4)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (21 ピン) & ATTINY1634R シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1PA6Digital_IO信号端子 PA6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA6。対応バス/インターフェース: General。
2PA5Digital_IO信号端子 PA5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA5。対応バス/インターフェース: General。
3PA4Digital_IO信号端子 PA4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA4。対応バス/インターフェース: General。
4PA3Digital_IO信号端子 PA3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA3。対応バス/インターフェース: General。
5PA2Digital_IO信号端子 PA2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA2。対応バス/インターフェース: General。
6PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA1。対応バス/インターフェース: General。
7PA0Digital_IO信号端子 PA0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0。対応バス/インターフェース: General。
8GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
9VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
10PC5Digital_IO信号端子 PC5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC5。対応バス/インターフェース: General。
11PC4Digital_IO信号端子 PC4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC4。対応バス/インターフェース: General。
12PC3Digital_IO信号端子 PC3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC3。対応バス/インターフェース: General。
13PC2Digital_IO信号端子 PC2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC2。対応バス/インターフェース: General。
14PC1Digital_IO信号端子 PC1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC1。対応バス/インターフェース: General。
15PC0Digital_IO信号端子 PC0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC0。対応バス/インターフェース: General。
16PB3Digital_IO信号端子 PB3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
17PB2Digital_IO信号端子 PB2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB2。対応バス/インターフェース: General。
18PB1Digital_IO信号端子 PB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB1。対応バス/インターフェース: General。
19PB0Digital_IO信号端子 PB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB0。対応バス/インターフェース: General。
20PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7。対応バス/インターフェース: General。
21EPADGNDパッケージ底面の露出放熱パッド (EPAD)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード