AT89C51RB2-3CSUL (PDIL-40) — 回路図シンボル、IPC-7351B フットプリント & 3D STEP モデル

Q: AT89C51RB2-3CSUL (PDIL-40) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 AT89C51RB2-3CSUL (PDIL-40 パッケージ) は全 40 ピン構成で、ピンピッチは 2.54 mm、動作電源電圧範囲 VCC は 2.7V to 5.5V です。主なピン：1 (P1.0/T2: マルチプレクスI/O・ペリフェラル端子 P1.0/T2 (General)), 2 (P1.1/T2EX/SS: マルチプレクスI/O・ペリフェラル端子 P1.1/T2EX/SS (General)), 3 (P1.2/ECI: マルチプレクスI/O・ペリフェラル端子 P1.2/ECI (General)), 4 (P1.3CEX0: マルチプレクスI/O・ペリフェラル端子 P1.3CEX0 (General)), 5 (P1.4/CEX1: マルチプレクスI/O・ペリフェラル端子 P1.4/CEX1 (General)), 6 (P1.5/CEX2/MISO: マルチプレクスI/O・ペリフェラル端子 P1.5/CEX2/MISO (SPI))。

Q: AT89C51RB2-3CSUL の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、AT89C51RB2-3CSUL (PDIL-40) の本体外形は 13.90 × 50.26 mm、ピッチ e = 2.54 mm、合計 40 パッドで構成されています。

Q: AT89C51RB2-3CSUL の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの AT89C51RB2-3CSUL (MICROCHIP, PDIL-40) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

1. シンボル

2. 2Dフットプリント

3. 3Dモデル

パッケージ外形: 13.90mm × 50.26mm · ピッチ: 2.54mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (40/40)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます

ピン	記号	種別	機能説明 (JA)
1	P1.0/T2	I/O	マルチプレクスI/O・ペリフェラル端子 P1.0/T2 (General)
2	P1.1/T2EX/SS	I/O	マルチプレクスI/O・ペリフェラル端子 P1.1/T2EX/SS (General)
3	P1.2/ECI	I/O	マルチプレクスI/O・ペリフェラル端子 P1.2/ECI (General)
4	P1.3CEX0	I/O	マルチプレクスI/O・ペリフェラル端子 P1.3CEX0 (General)
5	P1.4/CEX1	I/O	マルチプレクスI/O・ペリフェラル端子 P1.4/CEX1 (General)
6	P1.5/CEX2/MISO	I/O	マルチプレクスI/O・ペリフェラル端子 P1.5/CEX2/MISO (SPI)
7	P1.6/CEX3/SCK	I/O	マルチプレクスI/O・ペリフェラル端子 P1.6/CEX3/SCK (SPI)
8	P1.7CEX4/MOSI	I/O	マルチプレクスI/O・ペリフェラル端子 P1.7CEX4/MOSI (SPI)
9	IO4	I/O	GPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10	P3.0/RxD	I/O	マルチプレクスI/O・ペリフェラル端子 P3.0/RxD (UART)
11	P3.1/TxD	I/O	マルチプレクスI/O・ペリフェラル端子 P3.1/TxD (UART)
12	P3.2/INT0#	I/O	マルチプレクスI/O・ペリフェラル端子 P3.2/INT0# (General)
13	P3.3/INT1#	I/O	マルチプレクスI/O・ペリフェラル端子 P3.3/INT1# (General)
14	P3.4/T0	I/O	マルチプレクスI/O・ペリフェラル端子 P3.4/T0 (General)
15	P3.5/T1	I/O	マルチプレクスI/O・ペリフェラル端子 P3.5/T1 (General)
16	P3.6/WR#	I/O	マルチプレクスI/O・ペリフェラル端子 P3.6/WR# (General)
17	P3.7/RD#	I/O	マルチプレクスI/O・ペリフェラル端子 P3.7/RD# (General)
18	IO19	I/O	GPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19	IO20	I/O	GPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20	VSS	GND	グラウンド基準端子 (VSS)
21	P2.0/A8	I/O	マルチプレクスI/O・ペリフェラル端子 P2.0/A8 (General)
22	P2.1/A9	I/O	マルチプレクスI/O・ペリフェラル端子 P2.1/A9 (General)
23	P2.2/A10	I/O	マルチプレクスI/O・ペリフェラル端子 P2.2/A10 (General)
24	P2.3/A11	I/O	マルチプレクスI/O・ペリフェラル端子 P2.3/A11 (General)
25	P2.4/A12	I/O	マルチプレクスI/O・ペリフェラル端子 P2.4/A12 (General)
26	P2.5/A13	I/O	マルチプレクスI/O・ペリフェラル端子 P2.5/A13 (General)
27	P2.6/A14	I/O	マルチプレクスI/O・ペリフェラル端子 P2.6/A14 (General)
28	P2.7/A15	I/O	マルチプレクスI/O・ペリフェラル端子 P2.7/A15 (General)
29	IO29	I/O	General Purpose Digital I/O Pin IO29
30	IO30	I/O	General Purpose Digital I/O Pin IO30
31	IO31	I/O	General Purpose Digital I/O Pin IO31
32	P0.7/AD7	I/O	マルチプレクスI/O・ペリフェラル端子 P0.7/AD7 (General)
33	P0.6/AD6	I/O	マルチプレクスI/O・ペリフェラル端子 P0.6/AD6 (General)
34	P0.5/AD5	I/O	マルチプレクスI/O・ペリフェラル端子 P0.5/AD5 (General)
35	P0.4/AD4	I/O	マルチプレクスI/O・ペリフェラル端子 P0.4/AD4 (General)
36	P0.3/AD3	I/O	マルチプレクスI/O・ペリフェラル端子 P0.3/AD3 (General)
37	P0.2/AD2	I/O	マルチプレクスI/O・ペリフェラル端子 P0.2/AD2 (General)
38	P0.1/AD1	I/O	マルチプレクスI/O・ペリフェラル端子 P0.1/AD1 (General)
39	P0.0/AD0	I/O	マルチプレクスI/O・ペリフェラル端子 P0.0/AD0 (General)
40	VCC	Power	電源供給入力 (VCC — 2.7V to 5.5V)

PIN 1 P1.0/T2

I/O

マルチプレクスI/O・ペリフェラル端子 P1.0/T2 (General)

設計上の注意点: Signal terminal P1.0/T2 (I/O, 2.7V to 5.5V domain). Multiplexed alternate functions: P1.0/T2. Supported peripheral buses: General.

IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 8 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大

1. 実装3D外観モデルREPRESENTATIVE

AT89C51RB2-3CSUL (PDIL-40) - 1. 実装3D外観モデル

高精度3Dソリッドモデル拡大 ›

2. 標準ピン配置図 (上面)CLEANROOM PINOUT

AT89C51RB2-3CSUL (PDIL-40) - 2. 標準ピン配置図 (上面)

パッケージ正規ピン配置 (40ピン)拡大 ›

3. 原本データシートピン図PDF PINOUT

AT89C51RB2-3CSUL (PDIL-40) - 3. 原本データシートピン図

無トリミングピン配置図拡大 ›

4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS

AT89C51RB2-3CSUL (PDIL-40) - 4. パッケージ外形寸法図 (D×E×A)

PDIL-40 · 13.90×50.26mm · ピッチ 2.54mm拡大 ›

5. 推奨PCBフットプリントLAND PATTERN

AT89C51RB2-3CSUL (PDIL-40) - 5. 推奨PCBフットプリント

IPC-7351B パッド (40 Pads)拡大 ›

6. アプリケーション参考回路SCHEMATIC

AT89C51RB2-3CSUL (PDIL-40) - 6. アプリケーション参考回路

Typical Application Schematic拡大 ›

PDF データシート原本ピン配置・技術図面ライブラリ (8 点 · 1/1 ページ)

AT89C51RB2 シリーズの切り抜きなし原本図面 8 点中 1–8 点目を表示

P1 · p01_fig01624×502px

AT89C51RB2-3CSUL (PDIL-40) — 40 MHz (Vcc 2.7V to 5.5V, both Internal and external code execution) 60 MHz (Vcc 4.5V to 5.5V and Internal Code execution only) - In X2 mode (6 Clocks/machine cycle)

40 MHz (Vcc 2.7V to 5.5V, both Internal and external code execution) 60 MHz (Vcc 4.5V to 5.5V and Internal Code execution only) - In X2 mode (6 Clocks/machine cycle)

P9 · p09_fig01765×871px

Figure 2. Pin Configurations

P9 · p09_fig02977×863px

Figure 2. Pin Configurations

P9 · p09_fig03991×905px

AT89C51RB2-3CSUL (PDIL-40) — 43 42 41 40 39 44 38 37 36 35 34 | P1.4/CEX1 | P1.0/T2 | P1.1/T2EX/SS | P1.3/CEX0 | P1.2/ECI | NIC* | VCC | P0.0/AD0 | P0.2/AD2 | P0.3/AD3 | P0.1/AD1 | P0.4/AD4 | P0.6/AD6 | P0.5/AD5 | P0.7/AD7 | ALE/PROG | PSEN | EA | NIC* | P2.7/A15 | P2.

43 42 41 40 39 44 38 37 36 35 34 | P1.4/CEX1 | P1.0/T2 | P1.1/T2EX/SS | P1.3/CEX0 | P1.2/ECI | NIC* | VCC | P0.0/AD0 | P0.2/AD2 | P0.3/AD3 | P0.1/AD1 | P0.4/AD4 | P0.6/AD6 | P0.5/AD5 | P0.7/AD7 | ALE/PROG | PSEN | EA | NIC* | P2.7/A15 | P2.

P9 · p09_fig01P9

Datasheet Page 9 (p09_fig01)

P10 · p10_fig011508×2373px

10 AT89C51RB2/RC2

P10 · p10_fig01P10

Datasheet Page 10 (p10_fig01)

P120 · p120_fig011257×1653px

Package Information

電気仕様 & 部品詳細スペック (AT89C51RB2-3CSUL)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)

標準電子部品・コネクタ

詳細概要:AT89C51RB2-3CSUL (PDIL-40) は 40 ピンの標準電子部品・コネクタで、パッケージ外形は 50.26 × 13.90 × 4.20 mm（ピンピッチ e = 2.54 mm）です。動作電源電圧 2.7V to 5.5V、動作温度範囲 -40°C to +85°C、UART, SPI インターフェースを内蔵しています。

動作電源電圧範囲V_CC / V_DD

2.7V to 5.5V

電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置

動作周囲温度範囲T_A

-40°C to +85°C

工業用温度グレード；最大接合部温度 T_J(max) = +125°C

動作クロック・無線周波数f_CLK / f_RF

40 MHz

PDF データシート電気的特性より抽出

出力電流・消費電流定格I_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

ピンあたりの絶対最大定格電流を厳守

パッケージ外形寸法 (D × E × A)D × E × A

50.26 × 13.90 × 4.20 mm (A1=0.51 mm)

パッケージ系列: DIP (PDIL-40)

ピン数・リードピッチN / e

40 Pins | Pitch e = 2.54 mm (100.0 mil)

IPC-7351B 中心間スパン C 準拠

内蔵ペリフェラルバスBuses

UART, SPI

回路図シンボル・2D フットプリント・3D モデル完全同期

リフロー実装・吸湿感度IPC / MSL

IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3

サーマルパッドは 60% 分割ステンシル開口を推奨

エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。

エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック

5/5 合格

IEEE-315 シンボル40 ピン自動バス分類

IPC-7351B フットプリント40 パッド · ピッチ 2.54mm

IPC-7525 60% はんだペースト開口リフロー標準 1:1

DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm

3D STEP AP214 & GLB座標原点完全一致 (0,0,0)

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース

5.00 PCB Verified

機械寸法 & ランドパターン (PDIL-40)

データシートから抽出・IPC-7351B 準拠標準化

パッケージ外形 (D × E)Nominal

50.26 × 13.90 mm

全高 (A) & ピッチ (e)IPC-7351B

A=4.20mm · e=2.54mm

パッド寸法 (W × L)Level B

1.60 × 1.60 mm

ピン数 / 総パッド数Topology

40P / 40Pad (THT_DIP)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番

DFM READY

部品記号 / 代替型番	定数 / パッケージ	役割 & PCB レイアウトルール
N/A BOM	Per application circuit PDIL-40	定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — AT89C51RB2-3CSUL (PDIL-40)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答

IPC-7351B / IEEE-315

AT89C51RB2-3CSUL (PDIL-40) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 AT89C51RB2-3CSUL (PDIL-40 パッケージ) は全 40 ピン構成で、ピンピッチは 2.54 mm、動作電源電圧範囲 VCC は 2.7V to 5.5V です。主なピン：1 (P1.0/T2: マルチプレクスI/O・ペリフェラル端子 P1.0/T2 (General)), 2 (P1.1/T2EX/SS: マルチプレクスI/O・ペリフェラル端子 P1.1/T2EX/SS (General)), 3 (P1.2/ECI: マルチプレクスI/O・ペリフェラル端子 P1.2/ECI (General)), 4 (P1.3CEX0: マルチプレクスI/O・ペリフェラル端子 P1.3CEX0 (General)), 5 (P1.4/CEX1: マルチプレクスI/O・ペリフェラル端子 P1.4/CEX1 (General)), 6 (P1.5/CEX2/MISO: マルチプレクスI/O・ペリフェラル端子 P1.5/CEX2/MISO (SPI))。

AT89C51RB2-3CSUL の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、AT89C51RB2-3CSUL (PDIL-40) の本体外形は 13.90 × 50.26 mm、ピッチ e = 2.54 mm、合計 40 パッドで構成されています。

AT89C51RB2-3CSUL の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの AT89C51RB2-3CSUL (MICROCHIP, PDIL-40) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (40 ピン) & AT89C51RB2 シリーズバリエーション静的テーブルを開く

ピン番号 (Pin #)	信号名 (Signal Name)	電気種別 (Type)	機能説明 & 回路設計上の注意
1	P1.0/T2	Digital_IO	信号端子 P1.0/T2（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P1.0/T2。対応バス/インターフェース: General。
2	P1.1/T2EX/SS	Digital_IO	信号端子 P1.1/T2EX/SS（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P1.1/T2EX/SS。対応バス/インターフェース: General。
3	P1.2/ECI	Digital_IO	信号端子 P1.2/ECI（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P1.2/ECI。対応バス/インターフェース: General。
4	P1.3CEX0	Digital_IO	信号端子 P1.3CEX0（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P1.3CEX0。対応バス/インターフェース: General。
5	P1.4/CEX1	Digital_IO	信号端子 P1.4/CEX1（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P1.4/CEX1。対応バス/インターフェース: General。
6	P1.5/CEX2/MISO	Digital_IO	信号端子 P1.5/CEX2/MISO（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P1.5/CEX2/MISO。対応バス/インターフェース: SPI。
7	P1.6/CEX3/SCK	Digital_IO	信号端子 P1.6/CEX3/SCK（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P1.6/CEX3/SCK。対応バス/インターフェース: SPI。
8	P1.7CEX4/MOSI	Digital_IO	信号端子 P1.7CEX4/MOSI（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P1.7CEX4/MOSI。対応バス/インターフェース: SPI。
9	IO4	Digital_IO	GPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10	P3.0/RxD	Digital_IO	信号端子 P3.0/RxD（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P3.0/RxD。対応バス/インターフェース: UART。
11	P3.1/TxD	Digital_IO	信号端子 P3.1/TxD（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P3.1/TxD。対応バス/インターフェース: UART。
12	P3.2/INT0#	Digital_IO	信号端子 P3.2/INT0#（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P3.2/INT0#。対応バス/インターフェース: General。
13	P3.3/INT1#	Digital_IO	信号端子 P3.3/INT1#（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P3.3/INT1#。対応バス/インターフェース: General。
14	P3.4/T0	Digital_IO	信号端子 P3.4/T0（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P3.4/T0。対応バス/インターフェース: General。
15	P3.5/T1	Digital_IO	信号端子 P3.5/T1（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P3.5/T1。対応バス/インターフェース: General。
16	P3.6/WR#	Digital_IO	信号端子 P3.6/WR#（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P3.6/WR#。対応バス/インターフェース: General。
17	P3.7/RD#	Digital_IO	信号端子 P3.7/RD#（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P3.7/RD#。対応バス/インターフェース: General。
18	IO19	Digital_IO	GPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19	IO20	Digital_IO	GPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
21	P2.0/A8	Digital_IO	信号端子 P2.0/A8（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P2.0/A8。対応バス/インターフェース: General。
22	P2.1/A9	Digital_IO	信号端子 P2.1/A9（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P2.1/A9。対応バス/インターフェース: General。
23	P2.2/A10	Digital_IO	信号端子 P2.2/A10（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P2.2/A10。対応バス/インターフェース: General。
24	P2.3/A11	Digital_IO	信号端子 P2.3/A11（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P2.3/A11。対応バス/インターフェース: General。
25	P2.4/A12	Digital_IO	信号端子 P2.4/A12（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P2.4/A12。対応バス/インターフェース: General。
26	P2.5/A13	Digital_IO	信号端子 P2.5/A13（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P2.5/A13。対応バス/インターフェース: General。
27	P2.6/A14	Digital_IO	信号端子 P2.6/A14（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P2.6/A14。対応バス/インターフェース: General。
28	P2.7/A15	Digital_IO	信号端子 P2.7/A15（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P2.7/A15。対応バス/インターフェース: General。
29	IO29	Digital_IO	General Purpose Digital I/O Pin IO29
30	IO30	Digital_IO	General Purpose Digital I/O Pin IO30
31	IO31	Digital_IO	General Purpose Digital I/O Pin IO31
32	P0.7/AD7	Digital_IO	信号端子 P0.7/AD7（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P0.7/AD7。対応バス/インターフェース: General。
33	P0.6/AD6	Digital_IO	信号端子 P0.6/AD6（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P0.6/AD6。対応バス/インターフェース: General。
34	P0.5/AD5	Digital_IO	信号端子 P0.5/AD5（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P0.5/AD5。対応バス/インターフェース: General。
35	P0.4/AD4	Digital_IO	信号端子 P0.4/AD4（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P0.4/AD4。対応バス/インターフェース: General。
36	P0.3/AD3	Digital_IO	信号端子 P0.3/AD3（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P0.3/AD3。対応バス/インターフェース: General。
37	P0.2/AD2	Digital_IO	信号端子 P0.2/AD2（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P0.2/AD2。対応バス/インターフェース: General。
38	P0.1/AD1	Digital_IO	信号端子 P0.1/AD1（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P0.1/AD1。対応バス/インターフェース: General。
39	P0.0/AD0	Digital_IO	信号端子 P0.0/AD0（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: P0.0/AD0。対応バス/インターフェース: General。
40	VCC	Power_In	2.7V to 5.5V 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。

4D Studio: AT89C51RB2-3CSUL Permalink: /part/C1342752 MICROCHIP PDIL-40 すべてのパッケージすべてのメーカー