ChipDocs.org
⌘K
2284 部品PDFアップロード
ATSAMC21J18A-MUT (QFN-64-EP(9x9)) — Symbol, Footprint IPC-7351B & 3D STEP Model

ATSAMC21J18A-MUT

MICROCHIPID: C124135QFN-64-EP(9x9) · 65 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · ATSAMC21J18A-MUT (QFN-64-EP(9x9))1IO12PA013PA024PA035Bit6PB057GNDANA8VDDANA9PB0610PB0711PB0812PB0913Bit14PA0515PA0616PA0717PA0818PA0919PA1020PA1121Bit22GND23PB1024PB1125PB1226PB1327PB1428PB1529PA1230PA1331PA1432PA1533GND65PAD64PB0363PB0262PB0161PB0060PB3159PB3058PA3157PA3056VDDIN55VDDCORE54GND53PA2852RESET51PA2750PA2349PB2248VDDIO47GND46PA2545PA2444PA2343PA2242PA2141PA2040PB1739PB1638PA1937PA1836PA1735PA1634VDDIOGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.848.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3mm
2. 2Dフットプリント
1234567891011121314151617181920212223242526272829303132333435363738394041424344454647484950515253545556575859606162636465E=9.00mm · Pitch e=0.50mmD=9.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 9.00mm × 9.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (65/65)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1IO1I/OGeneral Purpose Digital I/O Pin IO1
2PA01I/OマルチプレクスI/O・ペリフェラル端子 PA01 (General)
3PA02I/OマルチプレクスI/O・ペリフェラル端子 PA02 (General)
4PA03I/OマルチプレクスI/O・ペリフェラル端子 PA03 (General)
5BitI/OマルチプレクスI/O・ペリフェラル端子 Bit (General)
6PB05I/OマルチプレクスI/O・ペリフェラル端子 PB05 (General)
7GNDANAGNDグラウンド基準端子 (GNDANA)
8VDDANAPower電源供給入力 (VDDANA — 2.7V – 5.5V)
9PB06I/OマルチプレクスI/O・ペリフェラル端子 PB06 (General)
10PB07I/OマルチプレクスI/O・ペリフェラル端子 PB07 (General)
11PB08I/OマルチプレクスI/O・ペリフェラル端子 PB08 (General)
12PB09I/OマルチプレクスI/O・ペリフェラル端子 PB09 (General)
13BitI/OマルチプレクスI/O・ペリフェラル端子 Bit (General)
14PA05I/OマルチプレクスI/O・ペリフェラル端子 PA05 (General)
15PA06I/OマルチプレクスI/O・ペリフェラル端子 PA06 (General)
16PA07I/OマルチプレクスI/O・ペリフェラル端子 PA07 (General)
17PA08I/OマルチプレクスI/O・ペリフェラル端子 PA08 (General)
18PA09I/OマルチプレクスI/O・ペリフェラル端子 PA09 (General)
19PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (General)
20PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (General)
21BitI/OマルチプレクスI/O・ペリフェラル端子 Bit (General)
22GNDGNDグラウンド基準端子 (GND)
23PB10I/OマルチプレクスI/O・ペリフェラル端子 PB10 (General)
24PB11I/OマルチプレクスI/O・ペリフェラル端子 PB11 (General)
25PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (General)
26PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (General)
27PB14I/OマルチプレクスI/O・ペリフェラル端子 PB14 (General)
28PB15I/OマルチプレクスI/O・ペリフェラル端子 PB15 (General)
29PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (General)
30PA13I/OマルチプレクスI/O・ペリフェラル端子 PA13 (General)
31PA14I/OマルチプレクスI/O・ペリフェラル端子 PA14 (General)
32PA15I/OマルチプレクスI/O・ペリフェラル端子 PA15 (General)
33GNDGNDグラウンド基準端子 (GND)
34VDDIOPower電源供給入力 (VDDIO — 2.7V – 5.5V)
35PA16I/OマルチプレクスI/O・ペリフェラル端子 PA16 (General)
36PA17I/OマルチプレクスI/O・ペリフェラル端子 PA17 (General)
37PA18I/OマルチプレクスI/O・ペリフェラル端子 PA18 (General)
38PA19I/OマルチプレクスI/O・ペリフェラル端子 PA19 (General)
39PB16I/OマルチプレクスI/O・ペリフェラル端子 PB16 (General)
40PB17I/OマルチプレクスI/O・ペリフェラル端子 PB17 (General)
41PA20I/OマルチプレクスI/O・ペリフェラル端子 PA20 (General)
42PA21I/OマルチプレクスI/O・ペリフェラル端子 PA21 (General)
43PA22I/OマルチプレクスI/O・ペリフェラル端子 PA22 (General)
44PA23I/OマルチプレクスI/O・ペリフェラル端子 PA23 (General)
45PA24I/OマルチプレクスI/O・ペリフェラル端子 PA24 (General)
46PA25I/OマルチプレクスI/O・ペリフェラル端子 PA25 (General)
47GNDGNDグラウンド基準端子 (GND)
48VDDIOPower電源供給入力 (VDDIO — 2.7V – 5.5V)
49PB22I/OマルチプレクスI/O・ペリフェラル端子 PB22 (General)
50PA23I/OマルチプレクスI/O・ペリフェラル端子 PA23 (General)
51PA27I/OマルチプレクスI/O・ペリフェラル端子 PA27 (General)
52RESETIシステムイネーブル・ハードウェアリセット (RESET)
53PA28I/OマルチプレクスI/O・ペリフェラル端子 PA28 (General)
54GNDGNDグラウンド基準端子 (GND)
55VDDCOREPower電源供給入力 (VDDCORE — 2.7V – 5.5V)
56VDDINPower電源供給入力 (VDDIN — 2.7V – 5.5V)
57PA30I/OマルチプレクスI/O・ペリフェラル端子 PA30 (General)
58PA31I/OマルチプレクスI/O・ペリフェラル端子 PA31 (General)
59PB30I/OマルチプレクスI/O・ペリフェラル端子 PB30 (General)
60PB31I/OマルチプレクスI/O・ペリフェラル端子 PB31 (General)
61PB00I/OマルチプレクスI/O・ペリフェラル端子 PB00 (General)
62PB01I/OマルチプレクスI/O・ペリフェラル端子 PB01 (General)
63PB02I/OマルチプレクスI/O・ペリフェラル端子 PB02 (General)
64PB03I/OマルチプレクスI/O・ペリフェラル端子 PB03 (General)
65PADI/OマルチプレクスI/O・ペリフェラル端子 PAD (General)
PIN 1 IO1
I/O
General Purpose Digital I/O Pin IO1
設計上の注意点: 3.3V logic domain (3.6V absolute max), 40mA max drive current.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 18 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: ATSAMC21J18A-MUT (MICROCHIP · QFN-64-EP(9x9))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
ATSAMC21J18A-MUT (QFN-64-EP(9x9)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
ATSAMC21J18A-MUT (QFN-64-EP(9x9)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (65ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
ATSAMC21J18A-MUT (QFN-64-EP(9x9)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
ATSAMC21J18A-MUT (QFN-64-EP(9x9)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-64-EP(9x9) · 9.00×9.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
ATSAMC21J18A-MUT (QFN-64-EP(9x9)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (65 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
ATSAMC21J18A-MUT (QFN-64-EP(9x9)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (18 点 · 1/2 ページ)
ATSAMC21J18A シリーズの切り抜きなし原本図面 18 点中 1–12 点目を表示
P23 · p23_fig01パッケージ完全一致
ATSAMC21J18A-MUT (QFN-64-EP(9x9)) — 4.3.1 VQFN64/TQFP64
4.3.1 VQFN64/TQFP64
P1 · p01_fig01456×280px
ATSAMC21J18A-MUT (QFN-64-EP(9x9)) — 32-bit Arm Cortex-M0+ with 5V Support, CAN-FD, PTC, and
32-bit Arm Cortex-M0+ with 5V Support, CAN-FD, PTC, and
P23 · p23_fig02684×418px
ATSAMC21J18A-MUT (QFN-64-EP(9x9)) — PA08 17 PA09 18 PA10 19 PA11 20 VDDIO 21 GND 22 PB10 23 PB11
PA08 17 PA09 18 PA10 19 PA11 20 VDDIO 21 GND 22 PB10 23 PB11
P23 · p23_fig01P23
ATSAMC21J18A-MUT (QFN-64-EP(9x9)) — Datasheet Page 23 (p23_fig01)
Datasheet Page 23 (p23_fig01)
P438 · p438_fig011478×828px
ATSAMC21J18A-MUT (QFN-64-EP(9x9)) — Figure 28-4. I/O configuration - Standard Input
Figure 28-4. I/O configuration - Standard Input
P438 · p438_fig02871×755px
ATSAMC21J18A-MUT (QFN-64-EP(9x9)) — Figure 28-4. I/O configuration - Standard Input
Figure 28-4. I/O configuration - Standard Input
P1135 · p1135_fig011284×999px
ATSAMC21J18A-MUT (QFN-64-EP(9x9)) — Units Dimension Limits
Units Dimension Limits
P1135 · p1135_fig01P1135
ATSAMC21J18A-MUT (QFN-64-EP(9x9)) — Datasheet Page 1135 (p1135_fig01)
Datasheet Page 1135 (p1135_fig01)
P1136 · p1136_fig011328×1399px
ATSAMC21J18A-MUT (QFN-64-EP(9x9)) — Contact Pad Length (X64) Contact Pad Width (X64)
Contact Pad Length (X64) Contact Pad Width (X64)
P1136 · p1136_fig01P1136
ATSAMC21J18A-MUT (QFN-64-EP(9x9)) — Datasheet Page 1136 (p1136_fig01)
Datasheet Page 1136 (p1136_fig01)
P1140 · p1140_fig011244×1410px
ATSAMC21J18A-MUT (QFN-64-EP(9x9)) — Contact Pad Length (X64) Contact Pad Width (X64)
Contact Pad Length (X64) Contact Pad Width (X64)
P1144 · p1144_fig011569×1921px
ATSAMC21J18A-MUT (QFN-64-EP(9x9)) — Table 52-10. Device and Package Maximum Weight
Table 52-10. Device and Package Maximum Weight
1 / 2 ページ (18 点の抽出図面)

電気仕様 & 部品詳細スペック (ATSAMC21J18A-MUT)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:ATSAMC21J18A-MUT (QFN-64-EP(9x9)) は 64 ピンの標準電子部品・コネクタで、パッケージ外形は 9.00 × 9.00 × 1.00 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 2.7V – 5.5V、動作温度範囲 -40°C to +125°C、UART, SPI, I2C, CAN, ADC, DAC, PWM, JTAG / SWD インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
2.7V – 5.5V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C to +125°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
48 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
9.00 × 9.00 × 1.00 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-64-EP(9x9))
ピン数・リードピッチN / e
64 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART, SPI, I2C, CAN, ADC, DAC, PWM, JTAG / SWD
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル65 ピン自動バス分類
OK
IPC-7351B フットプリント65 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 4.70×4.70mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-64-EP(9x9))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
9.00 × 9.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.00mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 0.80 mm
ピン数 / 総パッド数Topology
65P / 65Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-64-EP(9x9)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — ATSAMC21J18A-MUT (QFN-64-EP(9x9))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

ATSAMC21J18A-MUT (QFN-64-EP(9x9)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 ATSAMC21J18A-MUT (QFN-64-EP(9x9) パッケージ) は全 65 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 2.7V – 5.5V です。主なピン：1 (IO1: General Purpose Digital I/O Pin IO1), 2 (PA01: マルチプレクスI/O・ペリフェラル端子 PA01 (General)), 3 (PA02: マルチプレクスI/O・ペリフェラル端子 PA02 (General)), 4 (PA03: マルチプレクスI/O・ペリフェラル端子 PA03 (General)), 5 (Bit: マルチプレクスI/O・ペリフェラル端子 Bit (General)), 6 (PB05: マルチプレクスI/O・ペリフェラル端子 PB05 (General))。

ATSAMC21J18A-MUT の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、ATSAMC21J18A-MUT (QFN-64-EP(9x9)) の本体外形は 9.00 × 9.00 mm、ピッチ e = 0.50 mm、合計 65 パッドで構成されています（中央放熱パッド EPAD 4.70 × 4.70 mm、IPC-7525 60% 開口ペーストマスク付き）。

ATSAMC21J18A-MUT の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ATSAMC21J18A-MUT (MICROCHIP, QFN-64-EP(9x9)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (65 ピン) & ATSAMC21J18A シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1IO1Digital_IOGeneral Purpose Digital I/O Pin IO1
2PA01Digital_IO信号端子 PA01（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA01。対応バス/インターフェース: General。
3PA02Digital_IO信号端子 PA02（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA02。対応バス/インターフェース: General。
4PA03Digital_IO信号端子 PA03（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA03。対応バス/インターフェース: General。
5BitDigital_IO信号端子 Bit（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: Bit。対応バス/インターフェース: General。
6PB05Digital_IO信号端子 PB05（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB05。対応バス/インターフェース: General。
7GNDANAGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GNDANA) です。
8VDDANAPower_In2.7V – 5.5V 電源ドメインで動作する正電源入力端子 (VDDANA、最大定格: 5.5V) です。
9PB06Digital_IO信号端子 PB06（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB06。対応バス/インターフェース: General。
10PB07Digital_IO信号端子 PB07（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB07。対応バス/インターフェース: General。
11PB08Digital_IO信号端子 PB08（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB08。対応バス/インターフェース: General。
12PB09Digital_IO信号端子 PB09（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB09。対応バス/インターフェース: General。
13BitDigital_IO信号端子 Bit（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: Bit。対応バス/インターフェース: General。
14PA05Digital_IO信号端子 PA05（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA05。対応バス/インターフェース: General。
15PA06Digital_IO信号端子 PA06（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA06。対応バス/インターフェース: General。
16PA07Digital_IO信号端子 PA07（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA07。対応バス/インターフェース: General。
17PA08Digital_IO信号端子 PA08（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA08。対応バス/インターフェース: General。
18PA09Digital_IO信号端子 PA09（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA09。対応バス/インターフェース: General。
19PA10Digital_IO信号端子 PA10（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA10。対応バス/インターフェース: General。
20PA11Digital_IO信号端子 PA11（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA11。対応バス/インターフェース: General。
21BitDigital_IO信号端子 Bit（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: Bit。対応バス/インターフェース: General。
22GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
23PB10Digital_IO信号端子 PB10（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB10。対応バス/インターフェース: General。
24PB11Digital_IO信号端子 PB11（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB11。対応バス/インターフェース: General。
25PB12Digital_IO信号端子 PB12（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB12。対応バス/インターフェース: General。
26PB13Digital_IO信号端子 PB13（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB13。対応バス/インターフェース: General。
27PB14Digital_IO信号端子 PB14（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB14。対応バス/インターフェース: General。
28PB15Digital_IO信号端子 PB15（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB15。対応バス/インターフェース: General。
29PA12Digital_IO信号端子 PA12（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA12。対応バス/インターフェース: General。
30PA13Digital_IO信号端子 PA13（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA13。対応バス/インターフェース: General。
31PA14Digital_IO信号端子 PA14（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA14。対応バス/インターフェース: General。
32PA15Digital_IO信号端子 PA15（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA15。対応バス/インターフェース: General。
33GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
34VDDIOPower_In2.7V – 5.5V 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
35PA16Digital_IO信号端子 PA16（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA16。対応バス/インターフェース: General。
36PA17Digital_IO信号端子 PA17（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA17。対応バス/インターフェース: General。
37PA18Digital_IO信号端子 PA18（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA18。対応バス/インターフェース: General。
38PA19Digital_IO信号端子 PA19（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA19。対応バス/インターフェース: General。
39PB16Digital_IO信号端子 PB16（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB16。対応バス/インターフェース: General。
40PB17Digital_IO信号端子 PB17（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB17。対応バス/インターフェース: General。
41PA20Digital_IO信号端子 PA20（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA20。対応バス/インターフェース: General。
42PA21Digital_IO信号端子 PA21（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA21。対応バス/インターフェース: General。
43PA22Digital_IO信号端子 PA22（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA22。対応バス/インターフェース: General。
44PA23Digital_IO信号端子 PA23（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA23。対応バス/インターフェース: General。
45PA24Digital_IO信号端子 PA24（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA24。対応バス/インターフェース: General。
46PA25Digital_IO信号端子 PA25（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA25。対応バス/インターフェース: General。
47GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
48VDDIOPower_In2.7V – 5.5V 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
49PB22Digital_IO信号端子 PB22（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB22。対応バス/インターフェース: General。
50PA23Digital_IO信号端子 PA23（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA23。対応バス/インターフェース: General。
51PA27Digital_IO信号端子 PA27（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA27。対応バス/インターフェース: General。
52RESETDigital_IOローアクティブ・ハードウェアリセット端子 (RESET)：Lowに引くことでコアと全ペリフェラルを初期化します。
53PA28Digital_IO信号端子 PA28（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA28。対応バス/インターフェース: General。
54GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
55VDDCOREPower_In2.7V – 5.5V 電源ドメインで動作する正電源入力端子 (VDDCORE、最大定格: 5.5V) です。
56VDDINPower_In2.7V – 5.5V 電源ドメインで動作する正電源入力端子 (VDDIN、最大定格: 5.5V) です。
57PA30Digital_IO信号端子 PA30（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA30。対応バス/インターフェース: General。
58PA31Digital_IO信号端子 PA31（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PA31。対応バス/インターフェース: General。
59PB30Digital_IO信号端子 PB30（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB30。対応バス/インターフェース: General。
60PB31Digital_IO信号端子 PB31（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB31。対応バス/インターフェース: General。
61PB00Digital_IO信号端子 PB00（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB00。対応バス/インターフェース: General。
62PB01Digital_IO信号端子 PB01（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB01。対応バス/インターフェース: General。
63PB02Digital_IO信号端子 PB02（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB02。対応バス/インターフェース: General。
64PB03Digital_IO信号端子 PB03（方向: I/O、電圧域: 2.7V – 5.5V）。多重化オルタネート機能: PB03。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード