ChipDocs.org
⌘K
2284 部品PDFアップロード
SN65HVD230DR (SOIC-8) — Symbol, Footprint IPC-7351B & 3D STEP Model

SN65HVD230DR

TIID: C12084SOIC-8 · 8 ピン · Pitch 1.27mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · SN65HVD230DR (SOIC-8)1D2GND3VCC4R8RS7CANH6CANL5VREFGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.810.25.10-5.1-10.2mm
2. 2Dフットプリント
12345678E=3.90mm · Pitch e=1.27mmD=4.90mm-5-4-3-2-101234543210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 3.90mm × 4.90mm · ピッチ: 1.27mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (8/8)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1DI/OマルチプレクスI/O・ペリフェラル端子 D (General)
2GNDGNDグラウンド基準端子 (GND)
3VCCPower電源供給入力 (VCC — 3 V to 6 V)
4RI/OマルチプレクスI/O・ペリフェラル端子 R (General)
5VREFI/OマルチプレクスI/O・ペリフェラル端子 VREF (General)
6CANLI/OマルチプレクスI/O・ペリフェラル端子 CANL (CAN)
7CANHI/OマルチプレクスI/O・ペリフェラル端子 CANH (CAN)
8RSI/OマルチプレクスI/O・ペリフェラル端子 RS (General)
PIN 1 D
I/O
マルチプレクスI/O・ペリフェラル端子 D (General)
設計上の注意点: Signal terminal D (I/O, 3 V to 6 V domain). Multiplexed alternate functions: D. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 14 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: SN65HVD230DR (TI · SOIC-8)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
SN65HVD230DR (SOIC-8) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
SN65HVD230DR (SOIC-8) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (8ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
SN65HVD230DR (SOIC-8) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
SN65HVD230DR (SOIC-8) - 4. パッケージ外形寸法図 (D×E×A)
SOIC-8 · 3.90×4.90mm · ピッチ 1.27mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
SN65HVD230DR (SOIC-8) - 5. 推奨PCBフットプリント
IPC-7351B パッド (8 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
SN65HVD230DR (SOIC-8) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (14 点 · 1/2 ページ)
SN65HVD230DR シリーズの切り抜きなし原本図面 14 点中 1–12 点目を表示
P1 · p01_fig01883×1074px
SN65HVD230DR (SOIC-8) — NC – No internal connection
NC – No internal connection
P1 · p01_fig021906×723px
SN65HVD230DR (SOIC-8) — LOGIC DIAGRAM (POSITIVE LOGIC)
LOGIC DIAGRAM (POSITIVE LOGIC)
P1 · p01_fig03847×600px
SN65HVD230DR (SOIC-8) — LOGIC DIAGRAM (POSITIVE LOGIC)
LOGIC DIAGRAM (POSITIVE LOGIC)
P5 · p05_fig011339×1001px
SN65HVD230DR (SOIC-8) — CANH and CANL Inputs
CANH and CANL Inputs
P5 · p05_fig022835×1911px
SN65HVD230DR (SOIC-8) — D Input
D Input
P5 · p05_fig031380×641px
SN65HVD230DR (SOIC-8) — VCC
VCC
P5 · p05_fig041005×1141px
SN65HVD230DR (SOIC-8) — VCC | Output | 16 V | CANH and CANL Outputs | 20 V
VCC | Output | 16 V | CANH and CANL Outputs | 20 V
P5 · p05_fig051258×889px
SN65HVD230DR (SOIC-8) — R Output
R Output
P10 · p10_fig011991×1475px
SN65HVD230DR (SOIC-8) — Figure 4. Driver Test Circuit and Voltage Waveforms
Figure 4. Driver Test Circuit and Voltage Waveforms
P10 · p10_fig021877×581px
SN65HVD230DR (SOIC-8) — Figure 4. Driver Test Circuit and Voltage Waveforms
Figure 4. Driver Test Circuit and Voltage Waveforms
P10 · p10_fig01P10
SN65HVD230DR (SOIC-8) — Datasheet Page 10 (p10_fig01)
Datasheet Page 10 (p10_fig01)
P18 · p18_fig011963×1530px
SN65HVD230DR (SOIC-8) — Figure 27. The Layered ISO 11898 Standard Architecture
Figure 27. The Layered ISO 11898 Standard Architecture
1 / 2 ページ (14 点の抽出図面)

電気仕様 & 部品詳細スペック (SN65HVD230DR)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:SN65HVD230DR (SOIC-8) は 8 ピンの標準電子部品・コネクタで、パッケージ外形は 4.90 × 3.90 × 1.75 mm（ピンピッチ e = 1.27 mm）です。動作電源電圧 3 V to 6 V、動作温度範囲 40°C to 85°C、CAN インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
3 V to 6 V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
40°C to 85°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
4.90 × 3.90 × 1.75 mm (A1=0.00 mm)
パッケージ系列: SOIC (SOIC-8)
ピン数・リードピッチN / e
8 Pins | Pitch e = 1.27 mm (50.0 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
CAN
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル8 ピン自動バス分類
OK
IPC-7351B フットプリント8 パッド · ピッチ 1.27mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (SOIC-8)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
4.90 × 3.90 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.75mm · e=1.27mm
パッド寸法 (W × L)Level B
0.60 × 1.55 mm
ピン数 / 総パッド数Topology
8P / 8Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
SOIC-8
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — SN65HVD230DR (SOIC-8)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

SN65HVD230DR (SOIC-8) のピン配置 (Pinout) および電源電圧仕様は？

TI 製 SN65HVD230DR (SOIC-8 パッケージ) は全 8 ピン構成で、ピンピッチは 1.27 mm、動作電源電圧範囲 VCC は 3 V to 6 V です。主なピン：1 (D: マルチプレクスI/O・ペリフェラル端子 D (General)), 2 (GND: グラウンド基準端子 (GND)), 3 (VCC: 電源供給入力 (VCC — 3 V to 6 V)), 4 (R: マルチプレクスI/O・ペリフェラル端子 R (General)), 5 (VREF: マルチプレクスI/O・ペリフェラル端子 VREF (General)), 6 (CANL: マルチプレクスI/O・ペリフェラル端子 CANL (CAN))。

SN65HVD230DR の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、SN65HVD230DR (SOIC-8) の本体外形は 3.90 × 4.90 mm、ピッチ e = 1.27 mm、合計 8 パッドで構成されています。

SN65HVD230DR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの SN65HVD230DR (TI, SOIC-8) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (8 ピン) & SN65HVD230DR シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1DDigital_IO信号端子 D（方向: I/O、電圧域: 3 V to 6 V）。多重化オルタネート機能: D。対応バス/インターフェース: General。
2GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
3VCCPower_In3 V to 6 V 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 6.0V) です。
4RDigital_IO信号端子 R（方向: I/O、電圧域: 3 V to 6 V）。多重化オルタネート機能: R。対応バス/インターフェース: General。
5VREFDigital_IO信号端子 VREF（方向: I/O、電圧域: 3 V to 6 V）。多重化オルタネート機能: VREF。対応バス/インターフェース: General。
6CANLDigital_IO信号端子 CANL（方向: I/O、電圧域: 3 V to 6 V）。多重化オルタネート機能: CANL。対応バス/インターフェース: CAN。
7CANHDigital_IO信号端子 CANH（方向: I/O、電圧域: 3 V to 6 V）。多重化オルタネート機能: CANH。対応バス/インターフェース: CAN。
8RSDigital_IO信号端子 RS（方向: I/O、電圧域: 3 V to 6 V）。多重化オルタネート機能: RS。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード