ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
ZL30136GGG2 (CABGA-64(9x9)) — Symbol, Footprint IPC-7351B & 3D STEP Model

ZL30136GGG2

MICROCHIPID: C1520318CABGA-64(9x9) · 64 Pins · Pitch 1.00mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · ZL30136GGG2 (CABGA-64(9x9))A1sync0A2sync1A3ref1A4sync2A5apll_filterA6AVSSA7NCA8AVSSB1ref0B2modeB3NCB4ref2B5filter_ref0B6AVCOREB7AVDDB8NCC1sck/sclC2cs b/asel0_C3VDDC4AVDDC5filter_ref1C6AVSSC7AVCOREC8VDDD1soD2si/sdaD3VSSD4PD4D5PD5D6PD6D7NCD8eth_clkH8VDDH7NCH6ICH5oscoH4osciH3tckH2i2c_enH1holdG8p_clkG7p_fpG6VDDG5rst_bG4tdoG3trst_bG2tdiG1AVSSF8VDDF7VSSF6VDDF5ICF4VSSF3VCOREF2tmsF1AVCOREE8VDDE7VSSE6VCOREE5PE5E4PE4E3VSSE2int_bE1lockGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.845.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7mm
2. 2D-FOOTPRINT
A1B1C1D1E1F1G1H1A2B2C2D2E2F2G2H2A3B3C3D3E3F3G3H3A4B4C4D4E4F4G4H4A5B5C5D5E5F5G5H5A6B6C6D6E6F6G6H6A7B7C7D7E7F7G7H7A8B8C8D8E8F8G8H8E=9.00mm · Pitch e=1.00mmD=9.00mm-7-5-3-113577531-1-3-5-7mm
3. 3D-MODELL
Gehäusekörper: 9.00mm × 9.00mm · Raster: 1.00mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (64/64)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
A1sync0I/OMultiplex-I/O- & Peripherie-Pin sync0 (General)
A2sync1I/OMultiplex-I/O- & Peripherie-Pin sync1 (General)
A3ref1I/OMultiplex-I/O- & Peripherie-Pin ref1 (General)
A4sync2I/OMultiplex-I/O- & Peripherie-Pin sync2 (General)
A5apll_filterI/OMultiplex-I/O- & Peripherie-Pin apll_filter (General)
A6AVSSGNDMasseanschluss (AVSS)
A7NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
A8AVSSGNDMasseanschluss (AVSS)
B1ref0I/OMultiplex-I/O- & Peripherie-Pin ref0 (General)
B2modeI/OMultiplex-I/O- & Peripherie-Pin mode (CAN)
B3NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
B4ref2I/OMultiplex-I/O- & Peripherie-Pin ref2 (General)
B5filter_ref0I/OMultiplex-I/O- & Peripherie-Pin filter_ref0 (General)
B6AVCOREI/OMultiplex-I/O- & Peripherie-Pin AVCORE (General)
B7AVDDPowerVersorgungsspannungseingang (AVDD — 3.3V / 5.0V Standard Logic)
B8NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
C1sck/sclI/OMultiplex-I/O- & Peripherie-Pin sck/scl (SPI, I2C)
C2cs b/asel0_I/OMultiplex-I/O- & Peripherie-Pin cs b/asel0_ (SPI, I2C)
C3VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
C4AVDDPowerVersorgungsspannungseingang (AVDD — 3.3V / 5.0V Standard Logic)
C5filter_ref1I/OMultiplex-I/O- & Peripherie-Pin filter_ref1 (General)
C6AVSSGNDMasseanschluss (AVSS)
C7AVCOREI/OMultiplex-I/O- & Peripherie-Pin AVCORE (General)
C8VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
D1soI/OMultiplex-I/O- & Peripherie-Pin so (I2C)
D2si/sdaI/OMultiplex-I/O- & Peripherie-Pin si/sda (I2C)
D3VSSGNDMasseanschluss (VSS)
D4PD4I/OMultiplex-I/O- & Peripherie-Pin PD4 (General)
D5PD5I/OMultiplex-I/O- & Peripherie-Pin PD5 (General)
D6PD6I/OMultiplex-I/O- & Peripherie-Pin PD6 (General)
D7NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
D8eth_clkI/OMultiplex-I/O- & Peripherie-Pin eth_clk (CAN)
E1lockI/OMultiplex-I/O- & Peripherie-Pin lock (General)
E2int_bI/OMultiplex-I/O- & Peripherie-Pin int_b (General)
E3VSSGNDMasseanschluss (VSS)
E4PE4I/OMultiplex-I/O- & Peripherie-Pin PE4 (General)
E5PE5I/OMultiplex-I/O- & Peripherie-Pin PE5 (General)
E6VCOREI/OMultiplex-I/O- & Peripherie-Pin VCORE (General)
E7VSSGNDMasseanschluss (VSS)
E8VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
F1AVCOREI/OMultiplex-I/O- & Peripherie-Pin AVCORE (General)
F2tmsI/OMultiplex-I/O- & Peripherie-Pin tms (SWD/JTAG)
F3VCOREI/OMultiplex-I/O- & Peripherie-Pin VCORE (General)
F4VSSGNDMasseanschluss (VSS)
F5ICI/OMultiplex-I/O- & Peripherie-Pin IC (General)
F6VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
F7VSSGNDMasseanschluss (VSS)
F8VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
G1AVSSGNDMasseanschluss (AVSS)
G2tdiI/OMultiplex-I/O- & Peripherie-Pin tdi (SWD/JTAG)
G3trst_bI/OMultiplex-I/O- & Peripherie-Pin trst_b (SWD/JTAG)
G4tdoI/OMultiplex-I/O- & Peripherie-Pin tdo (SWD/JTAG)
G5rst_bI/OMultiplex-I/O- & Peripherie-Pin rst_b (General)
G6VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
G7p_fpI/OMultiplex-I/O- & Peripherie-Pin p_fp (General)
G8p_clkI/OMultiplex-I/O- & Peripherie-Pin p_clk (CAN)
H1holdI/OMultiplex-I/O- & Peripherie-Pin hold (General)
H2i2c_enI/OMultiplex-I/O- & Peripherie-Pin i2c_en (SPI, I2C)
H3tckI/OMultiplex-I/O- & Peripherie-Pin tck (General)
H4osciI/OMultiplex-I/O- & Peripherie-Pin osci (RTC/CLK)
H5oscoI/OMultiplex-I/O- & Peripherie-Pin osco (RTC/CLK)
H6ICI/OMultiplex-I/O- & Peripherie-Pin IC (General)
H7NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
H8VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
PIN A1 sync0
I/O
Multiplex-I/O- & Peripherie-Pin sync0 (General)
Designhinweis: Signal terminal sync0 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: sync0. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 7 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: ZL30136GGG2 (MICROCHIP · CABGA-64(9x9))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
ZL30136GGG2 (CABGA-64(9x9)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
ZL30136GGG2 (CABGA-64(9x9)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (64 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
ZL30136GGG2 (CABGA-64(9x9)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
ZL30136GGG2 (CABGA-64(9x9)) - 4. Gehäuseabmessungen (D×E×A)
CABGA-64(9x9) · 9.00×9.00mm · Raster 1.00mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
ZL30136GGG2 (CABGA-64(9x9)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (64 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
ZL30136GGG2 (CABGA-64(9x9)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (7 Abb. · Seite 1/1)
Zeige 1–7 von 7 unbeschnittenen Originalzeichnungen für ZL30136
P1 · p01_fig011947×714px
ZL30136GGG2 (CABGA-64(9x9)) — • Supports automatic hitless reference switching and short term holdover during loss of reference inputs
• Supports automatic hitless reference switching and short term holdover during loss of reference inputs
P1 · p01_fig02847×259px
ZL30136GGG2 (CABGA-64(9x9)) — Features
Features
P1 · p01_fig031597×714px
ZL30136GGG2 (CABGA-64(9x9)) — Figure 1 - Functional Block Diagram
Figure 1 - Functional Block Diagram
P7 · p07_fig011450×1602px
ZL30136GGG2 (CABGA-64(9x9)) — Figure 2 - Typical Application of the ZL30136
Figure 2 - Typical Application of the ZL30136
P7 · p07_fig01P7
ZL30136GGG2 (CABGA-64(9x9)) — Datasheet Page 7 (p07_fig01)
Datasheet Page 7 (p07_fig01)
P8 · p08_fig012065×2978px
ZL30136GGG2 (CABGA-64(9x9)) — c Zarlink Semiconductor 2005 All rights reserved. | ISSUE | APPRD. | DATE | ACN | Package Code | Previous package codes
c Zarlink Semiconductor 2005 All rights reserved. | ISSUE | APPRD. | DATE | ACN | Package Code | Previous package codes
P9 · p09_fig01848×260px
ZL30136GGG2 (CABGA-64(9x9)) — For more information about all Zarlink products
For more information about all Zarlink products

Elektrische Spezifikationen & Bauteildetails (ZL30136GGG2)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:ZL30136GGG2 (CABGA-64(9x9)) ist ein 64-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 9.00 × 9.00 × 1.35 mm (Pin-Raster e = 1.00 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C to +85°C Temperaturbereich und SPI, I2C, JTAG / SWD, CAN, RTC/CLK, SWD/JTAG Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C to +85°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
2 kHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
9.00 × 9.00 × 1.35 mm (A1=0.30 mm)
Gehäusefamilie: BGA (CABGA-64(9x9))
Pinanzahl & RastermaßN / e
64 Pins | Pitch e = 1.00 mm (39.4 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
SPI, I2C, JTAG / SWD, CAN, RTC/CLK, SWD/JTAG
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol64 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint64 Pads · Raster 1.00mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (CABGA-64(9x9))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
9.00 × 9.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.35mm · e=1.00mm
Pad-Abmessungen (W × L)Level B
0.45 × 0.45 mm
Pins / Gesamt-PadsTopology
64P / 64Pad (BGA_GRID)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
CABGA-64(9x9)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — ZL30136GGG2 (CABGA-64(9x9))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des ZL30136GGG2 (CABGA-64(9x9))?

Das Bauteil ZL30136GGG2 von MICROCHIP im CABGA-64(9x9)-Gehäuse besitzt 64 Pins mit einem Rastermaß (Pitch) von 1.00 mm. Wichtige Pins: A1 (sync0: Multiplex-I/O- & Peripherie-Pin sync0 (General)), A2 (sync1: Multiplex-I/O- & Peripherie-Pin sync1 (General)), A3 (ref1: Multiplex-I/O- & Peripherie-Pin ref1 (General)), A4 (sync2: Multiplex-I/O- & Peripherie-Pin sync2 (General)), A5 (apll_filter: Multiplex-I/O- & Peripherie-Pin apll_filter (General)), A6 (AVSS: Masseanschluss (AVSS)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der ZL30136GGG2?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des ZL30136GGG2 (CABGA-64(9x9)) 9.00 × 9.00 mm bei einem Pitch e = 1.00 mm und 64 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für ZL30136GGG2 heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für ZL30136GGG2 (MICROCHIP, CABGA-64(9x9)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (64 Pins) & ZL30136 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
A1sync0Digital_IOSignalanschluss sync0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: sync0. Unterstützte Bus-Schnittstellen: General.
A2sync1Digital_IOSignalanschluss sync1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: sync1. Unterstützte Bus-Schnittstellen: General.
A3ref1Digital_IOSignalanschluss ref1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ref1. Unterstützte Bus-Schnittstellen: General.
A4sync2Digital_IOSignalanschluss sync2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: sync2. Unterstützte Bus-Schnittstellen: General.
A5apll_filterDigital_IOSignalanschluss apll_filter (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: apll_filter. Unterstützte Bus-Schnittstellen: General.
A6AVSSGNDElektrischer 0V-Masserückführungsanschluss (AVSS) für Kernlogik, I/O-Treiber und Analogblöcke.
A7NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
A8AVSSGNDElektrischer 0V-Masserückführungsanschluss (AVSS) für Kernlogik, I/O-Treiber und Analogblöcke.
B1ref0Digital_IOSignalanschluss ref0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ref0. Unterstützte Bus-Schnittstellen: General.
B2modeDigital_IOSignalanschluss mode (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: mode. Unterstützte Bus-Schnittstellen: CAN.
B3NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
B4ref2Digital_IOSignalanschluss ref2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ref2. Unterstützte Bus-Schnittstellen: General.
B5filter_ref0Digital_IOSignalanschluss filter_ref0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: filter_ref0. Unterstützte Bus-Schnittstellen: General.
B6AVCOREDigital_IOSignalanschluss AVCORE (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: AVCORE. Unterstützte Bus-Schnittstellen: General.
B7AVDDPower_InPositiver Versorgungseingang (AVDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
B8NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
C1sck/sclDigital_IOSignalanschluss sck/scl (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: sck/scl. Unterstützte Bus-Schnittstellen: SPI, I2C.
C2cs b/asel0_Digital_IOSignalanschluss cs b/asel0_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI. Unterstützte Bus-Schnittstellen: SPI, I2C.
C3VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
C4AVDDPower_InPositiver Versorgungseingang (AVDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
C5filter_ref1Digital_IOSignalanschluss filter_ref1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: filter_ref1. Unterstützte Bus-Schnittstellen: General.
C6AVSSGNDElektrischer 0V-Masserückführungsanschluss (AVSS) für Kernlogik, I/O-Treiber und Analogblöcke.
C7AVCOREDigital_IOSignalanschluss AVCORE (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: AVCORE. Unterstützte Bus-Schnittstellen: General.
C8VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
D1soDigital_IOSignalanschluss so (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: so. Unterstützte Bus-Schnittstellen: I2C.
D2si/sdaDigital_IOSignalanschluss si/sda (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: si/sda. Unterstützte Bus-Schnittstellen: I2C.
D3VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
D4PD4Digital_IOSignalanschluss PD4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD4. Unterstützte Bus-Schnittstellen: General.
D5PD5Digital_IOSignalanschluss PD5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD5. Unterstützte Bus-Schnittstellen: General.
D6PD6Digital_IOSignalanschluss PD6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD6. Unterstützte Bus-Schnittstellen: General.
D7NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
D8eth_clkDigital_IOSignalanschluss eth_clk (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: eth_clk. Unterstützte Bus-Schnittstellen: CAN.
E1lockDigital_IOSignalanschluss lock (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: lock. Unterstützte Bus-Schnittstellen: General.
E2int_bOpen_DrainSignalanschluss int_b (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: int_b. Unterstützte Bus-Schnittstellen: General.
E3VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
E4PE4Digital_IOSignalanschluss PE4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PE4. Unterstützte Bus-Schnittstellen: General.
E5PE5Digital_IOSignalanschluss PE5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PE5. Unterstützte Bus-Schnittstellen: General.
E6VCOREDigital_IOSignalanschluss VCORE (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VCORE. Unterstützte Bus-Schnittstellen: General.
E7VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
E8VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
F1AVCOREDigital_IOSignalanschluss AVCORE (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: AVCORE. Unterstützte Bus-Schnittstellen: General.
F2tmsDigital_IOSignalanschluss tms (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: tms. Unterstützte Bus-Schnittstellen: SWD/JTAG.
F3VCOREDigital_IOSignalanschluss VCORE (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VCORE. Unterstützte Bus-Schnittstellen: General.
F4VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
F5ICDigital_IOSignalanschluss IC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IC. Unterstützte Bus-Schnittstellen: General.
F6VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
F7VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
F8VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
G1AVSSGNDElektrischer 0V-Masserückführungsanschluss (AVSS) für Kernlogik, I/O-Treiber und Analogblöcke.
G2tdiDigital_IOSignalanschluss tdi (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: tdi. Unterstützte Bus-Schnittstellen: SWD/JTAG.
G3trst_bDigital_IOSignalanschluss trst_b (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: trst_b. Unterstützte Bus-Schnittstellen: SWD/JTAG.
G4tdoDigital_IOSignalanschluss tdo (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: tdo. Unterstützte Bus-Schnittstellen: SWD/JTAG.
G5rst_bDigital_IOSignalanschluss rst_b (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: rst_b. Unterstützte Bus-Schnittstellen: General.
G6VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
G7p_fpDigital_IOSignalanschluss p_fp (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: p_fp. Unterstützte Bus-Schnittstellen: General.
G8p_clkDigital_IOSignalanschluss p_clk (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: p_clk. Unterstützte Bus-Schnittstellen: CAN.
H1holdDigital_IOSignalanschluss hold (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: hold. Unterstützte Bus-Schnittstellen: General.
H2i2c_enDigital_IOSignalanschluss i2c_en (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: I2C_INTERFACE, SPI. Unterstützte Bus-Schnittstellen: SPI, I2C.
H3tckDigital_IOSignalanschluss tck (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: tck. Unterstützte Bus-Schnittstellen: General.
H4osciDigital_IOSignalanschluss osci (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: osci. Unterstützte Bus-Schnittstellen: RTC/CLK.
H5oscoDigital_IOSignalanschluss osco (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: osco. Unterstützte Bus-Schnittstellen: RTC/CLK.
H6ICDigital_IOSignalanschluss IC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IC. Unterstützte Bus-Schnittstellen: General.
H7NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
H8VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
EntdeckenBauteileGehäuseHerstellerUpload