ChipDocs.org
⌘K
2284 部品PDFアップロード
C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL) — Symbol, Footprint IPC-7351B & 3D STEP Model

C45066894

SemiconductorWLCSP-68_L3.2-W3.1-P0.30-TL · 68 ピン · Pitch 0.35mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL)A1VDDUSBA3PG10A5VDDIO2A7PB7A9VDDB2VDDB4PG14B6PB4B8PH3-BOOT0C1PA12C3PG9C5VSSC7PB6C9VBATD2VSSD4PG12D6PB3D8VSSE1PA11E3PA15E5PG13E7PB5E9PC14-OSC32_IF2PA10F4PA14F6PG15F8PC13G1VDDIO2G3PA9G5PG11G7NRSTG9PC15-OSC32_OH2VSSH4PA13R9VDDR7PA6R5PB2R3VDDSMPSR1VDDP8VSSP6PB1P4VLXSMPSP2VDD11N9PA3N7PA4N5PB0N3VSSSMPSN1VSSM8PA2M6PA7M4PB13M2PB14L9VDDAL7PA1L5PG3L3PB15L1PG2K8VSSAK6PA5K4PG5K2PG4J9PH0-OSC_INJ7PA0J5PG8J3PG7J1PG6H8PH1-OSC_OUTH6PA8Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.248.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3mm
2. 2Dフットプリント
A1C1E1G1J1L1N1R1B2D2F2H2K2M2P2A3C3E3G3J3L3N3R3B4D4F4H4K4M4P4A5C5E5G5J5L5N5R5B6D6F6H6K6M6P6A7C7E7G7J7L7N7R7B8D8F8H8K8M8P8A9C9E9G9J9L9N9R9E=3.20mm · Pitch e=0.35mmD=3.10mm-3-2-101233210-1-2-3mm
3. 3Dモデル
パッケージ外形: 3.20mm × 3.10mm · ピッチ: 0.35mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (68/68)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
A1VDDUSBPower電源供給入力 (VDDUSB — 3.3V / 5.0V Standard Logic)
A3PG10I/OマルチプレクスI/O・ペリフェラル端子 PG10 (General)
A5VDDIO2Power電源供給入力 (VDDIO2 — 3.3V / 5.0V Standard Logic)
A7PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (General)
A9VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
B2VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
B4PG14I/OマルチプレクスI/O・ペリフェラル端子 PG14 (General)
B6PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (General)
B8PH3-BOOT0I/OマルチプレクスI/O・ペリフェラル端子 PH3-BOOT0 (General)
C1PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (General)
C3PG9I/OマルチプレクスI/O・ペリフェラル端子 PG9 (General)
C5VSSGNDグラウンド基準端子 (VSS)
C7PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (General)
C9VBATPower電源供給入力 (VBAT — 3.3V / 5.0V Standard Logic)
D2VSSGNDグラウンド基準端子 (VSS)
D4PG12I/OマルチプレクスI/O・ペリフェラル端子 PG12 (General)
D6PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (General)
D8VSSGNDグラウンド基準端子 (VSS)
E1PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (General)
E3PA15I/OマルチプレクスI/O・ペリフェラル端子 PA15 (General)
E5PG13I/OマルチプレクスI/O・ペリフェラル端子 PG13 (General)
E7PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (General)
E9PC14-OSC32_INI/OマルチプレクスI/O・ペリフェラル端子 PC14-OSC32_IN (RTC/CLK)
F2PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (General)
F4PA14I/OマルチプレクスI/O・ペリフェラル端子 PA14 (General)
F6PG15I/OマルチプレクスI/O・ペリフェラル端子 PG15 (General)
F8PC13I/OマルチプレクスI/O・ペリフェラル端子 PC13 (General)
G1VDDIO2Power電源供給入力 (VDDIO2 — 3.3V / 5.0V Standard Logic)
G3PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (General)
G5PG11I/OマルチプレクスI/O・ペリフェラル端子 PG11 (General)
G7NRSTIシステムイネーブル・ハードウェアリセット (NRST)
G9PC15-OSC32_OUTI/OマルチプレクスI/O・ペリフェラル端子 PC15-OSC32_OUT (RTC/CLK)
H2VSSGNDグラウンド基準端子 (VSS)
H4PA13I/OマルチプレクスI/O・ペリフェラル端子 PA13 (General)
H6PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (General)
H8PH1-OSC_OUTI/OマルチプレクスI/O・ペリフェラル端子 PH1-OSC_OUT (RTC/CLK)
J1PG6I/OマルチプレクスI/O・ペリフェラル端子 PG6 (General)
J3PG7I/OマルチプレクスI/O・ペリフェラル端子 PG7 (General)
J5PG8I/OマルチプレクスI/O・ペリフェラル端子 PG8 (General)
J7PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (General)
J9PH0-OSC_INI/OマルチプレクスI/O・ペリフェラル端子 PH0-OSC_IN (RTC/CLK)
K2PG4I/OマルチプレクスI/O・ペリフェラル端子 PG4 (General)
K4PG5I/OマルチプレクスI/O・ペリフェラル端子 PG5 (General)
K6PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (General)
K8VSSAGNDグラウンド基準端子 (VSSA)
L1PG2I/OマルチプレクスI/O・ペリフェラル端子 PG2 (General)
L3PB15I/OマルチプレクスI/O・ペリフェラル端子 PB15 (General)
L5PG3I/OマルチプレクスI/O・ペリフェラル端子 PG3 (General)
L7PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (General)
L9VDDAPower電源供給入力 (VDDA — 3.3V / 5.0V Standard Logic)
M2PB14I/OマルチプレクスI/O・ペリフェラル端子 PB14 (General)
M4PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (General)
M6PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (General)
M8PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (General)
N1VSSGNDグラウンド基準端子 (VSS)
N3VSSSMPSGNDグラウンド基準端子 (VSSSMPS)
N5PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (General)
N7PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (General)
N9PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (General)
P2VDD11Power電源供給入力 (VDD11 — 3.3V / 5.0V Standard Logic)
P4VLXSMPSI/OマルチプレクスI/O・ペリフェラル端子 VLXSMPS (General)
P6PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (General)
P8VSSGNDグラウンド基準端子 (VSS)
R1VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
R3VDDSMPSPower電源供給入力 (VDDSMPS — 3.3V / 5.0V Standard Logic)
R5PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (General)
R7PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (General)
R9VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
PIN A1 VDDUSB
Power
電源供給入力 (VDDUSB — 3.3V / 5.0V Standard Logic)
設計上の注意点: Primary positive power supply input (VDDUSB) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: C45066894 (Semiconductor · WLCSP-68_L3.2-W3.1-P0.30-TL)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (68ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL) - 4. パッケージ外形寸法図 (D×E×A)
WLCSP-68_L3.2-W3.1-P0.30-TL · 3.20×3.10mm · ピッチ 0.35mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL) - 5. 推奨PCBフットプリント
IPC-7351B パッド (68 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›

電気仕様 & 部品詳細スペック (C45066894)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL) は 68 ピンの標準電子部品・コネクタで、パッケージ外形は 3.10 × 3.20 × 0.55 mm（ピンピッチ e = 0.35 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
3.10 × 3.20 × 0.55 mm (A1=0.18 mm)
パッケージ系列: WLCSP (WLCSP-68_L3.2-W3.1-P0.30-TL)
ピン数・リードピッチN / e
68 Pins | Pitch e = 0.35 mm (13.8 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル68 ピン自動バス分類
OK
IPC-7351B フットプリント68 パッド · ピッチ 0.35mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (WLCSP-68_L3.2-W3.1-P0.30-TL)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
3.10 × 3.20 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.55mm · e=0.35mm
パッド寸法 (W × L)Level B
0.20 × 0.20 mm
ピン数 / 総パッド数Topology
68P / 68Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
WLCSP-68_L3.2-W3.1-P0.30-TL
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL) のピン配置 (Pinout) および電源電圧仕様は？

STMicroelectronics 製 C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL パッケージ) は全 68 ピン構成で、ピンピッチは 0.35 mm です。主なピン：A1 (VDDUSB: 電源供給入力 (VDDUSB — 3.3V / 5.0V Standard Logic)), A3 (PG10: マルチプレクスI/O・ペリフェラル端子 PG10 (General)), A5 (VDDIO2: 電源供給入力 (VDDIO2 — 3.3V / 5.0V Standard Logic)), A7 (PB7: マルチプレクスI/O・ペリフェラル端子 PB7 (General)), A9 (VDD: 電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)), B2 (VDD: 電源供給入力 (VDD — 3.3V / 5.0V Standard Logic))。

C45066894 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL) の本体外形は 3.20 × 3.10 mm、ピッチ e = 0.35 mm、合計 68 パッドで構成されています。

C45066894 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの C45066894 (STMicroelectronics, WLCSP-68_L3.2-W3.1-P0.30-TL) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (68 ピン) & STM32U375 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
A1VDDUSBPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDUSB、最大定格: 5.5V) です。
A3PG10Digital_IO信号端子 PG10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PG10。対応バス/インターフェース: General。
A5VDDIO2Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO2、最大定格: 5.5V) です。
A7PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB7。対応バス/インターフェース: General。
A9VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
B2VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
B4PG14Digital_IO信号端子 PG14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PG14。対応バス/インターフェース: General。
B6PB4Digital_IO信号端子 PB4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
B8PH3-BOOT0Digital_IO信号端子 PH3-BOOT0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PH3-BOOT0。対応バス/インターフェース: General。
C1PA12Digital_IO信号端子 PA12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA12。対応バス/インターフェース: General。
C3PG9Digital_IO信号端子 PG9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PG9。対応バス/インターフェース: General。
C5VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
C7PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB6。対応バス/インターフェース: General。
C9VBATPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 5.5V) です。
D2VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
D4PG12Digital_IO信号端子 PG12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PG12。対応バス/インターフェース: General。
D6PB3Digital_IO信号端子 PB3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
D8VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
E1PA11Digital_IO信号端子 PA11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA11。対応バス/インターフェース: General。
E3PA15Digital_IO信号端子 PA15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA15。対応バス/インターフェース: General。
E5PG13Digital_IO信号端子 PG13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PG13。対応バス/インターフェース: General。
E7PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
E9PC14-OSC32_INDigital_IO信号端子 PC14-OSC32_IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC14-OSC32_IN。対応バス/インターフェース: RTC/CLK。
F2PA10Digital_IO信号端子 PA10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA10。対応バス/インターフェース: General。
F4PA14Digital_IO信号端子 PA14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA14。対応バス/インターフェース: General。
F6PG15Digital_IO信号端子 PG15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PG15。対応バス/インターフェース: General。
F8PC13Digital_IO信号端子 PC13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC13。対応バス/インターフェース: General。
G1VDDIO2Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO2、最大定格: 5.5V) です。
G3PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA9。対応バス/インターフェース: General。
G5PG11Digital_IO信号端子 PG11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PG11。対応バス/インターフェース: General。
G7NRSTDigital_IOローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
G9PC15-OSC32_OUTDigital_IO信号端子 PC15-OSC32_OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC15-OSC32_OUT。対応バス/インターフェース: RTC/CLK。
H2VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
H4PA13Digital_IO信号端子 PA13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA13。対応バス/インターフェース: General。
H6PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA8。対応バス/インターフェース: General。
H8PH1-OSC_OUTDigital_IO信号端子 PH1-OSC_OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PH1-OSC_OUT。対応バス/インターフェース: RTC/CLK。
J1PG6Digital_IO信号端子 PG6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PG6。対応バス/インターフェース: General。
J3PG7Digital_IO信号端子 PG7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PG7。対応バス/インターフェース: General。
J5PG8Digital_IO信号端子 PG8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PG8。対応バス/インターフェース: General。
J7PA0Digital_IO信号端子 PA0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0。対応バス/インターフェース: General。
J9PH0-OSC_INDigital_IO信号端子 PH0-OSC_IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PH0-OSC_IN。対応バス/インターフェース: RTC/CLK。
K2PG4Digital_IO信号端子 PG4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PG4。対応バス/インターフェース: General。
K4PG5Digital_IO信号端子 PG5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PG5。対応バス/インターフェース: General。
K6PA5Digital_IO信号端子 PA5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA5。対応バス/インターフェース: General。
K8VSSAGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSA) です。
L1PG2Digital_IO信号端子 PG2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PG2。対応バス/インターフェース: General。
L3PB15Digital_IO信号端子 PB15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB15。対応バス/インターフェース: General。
L5PG3Digital_IO信号端子 PG3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PG3。対応バス/インターフェース: General。
L7PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA1。対応バス/インターフェース: General。
L9VDDAPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 5.5V) です。
M2PB14Digital_IO信号端子 PB14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB14。対応バス/インターフェース: General。
M4PB13Digital_IO信号端子 PB13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB13。対応バス/インターフェース: General。
M6PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7。対応バス/インターフェース: General。
M8PA2Digital_IO信号端子 PA2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA2。対応バス/インターフェース: General。
N1VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
N3VSSSMPSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSSMPS) です。
N5PB0Digital_IO信号端子 PB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB0。対応バス/インターフェース: General。
N7PA4Digital_IO信号端子 PA4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA4。対応バス/インターフェース: General。
N9PA3Digital_IO信号端子 PA3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA3。対応バス/インターフェース: General。
P2VDD11Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD11、最大定格: 5.5V) です。
P4VLXSMPSDigital_IO信号端子 VLXSMPS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VLXSMPS。対応バス/インターフェース: General。
P6PB1Digital_IO信号端子 PB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB1。対応バス/インターフェース: General。
P8VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
R1VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
探索部品パッケージメーカーアップロード