ChipDocs.org
⌘K
2284 部品PDFアップロード
STM32L151C6U6TR (UFQFPN-48(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32L151C6U6TR

STID: C2054711UFQFPN-48(7x7) · 49 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · STM32L151C6U6TR (UFQFPN-48(7x7))1V (3) LCD2PC13 - WKUP23PC14 - OSC324PC15 - OSC325PH0 - OSC IN6PH1 - OSC_OU7NRST8VSSA9VDDA10PA0WKUP1 -11PA112PA213PA314PA415PA516PA617PA718PB019PB120PB221PB1022PB1123VSS_124VDD_125PB1249EP48VDD_347VSS_346PB945PB844BOOT043PB742PB641PB540PB439PB338PA1537PA1436VDD_235VSS_234PA1333PA1232PA1131PA1030PA929PA828PB1527PB1426PB13Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2Dフットプリント
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849E=7.00mm · Pitch e=0.50mmD=7.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (49/49)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1V (3) LCDI/OマルチプレクスI/O・ペリフェラル端子 V (3) LCD (General)
2PC13 - WKUP2I/OマルチプレクスI/O・ペリフェラル端子 PC13 - WKUP2 (RTC/CLK)
3PC14 - OSC32 IN(4)_I/OマルチプレクスI/O・ペリフェラル端子 PC14 - OSC32 IN(4)_ (RTC/CLK)
4PC15 - OSC32 OUT (4)_I/OマルチプレクスI/O・ペリフェラル端子 PC15 - OSC32 OUT (4)_ (RTC/CLK)
5PH0 - OSC IN(5)_I/OマルチプレクスI/O・ペリフェラル端子 PH0 - OSC IN(5)_ (RTC/CLK)
6PH1 - OSC_OUTI/OマルチプレクスI/O・ペリフェラル端子 PH1 - OSC_OUT (RTC/CLK)
7NRSTIシステムイネーブル・ハードウェアリセット (NRST)
8VSSAGNDグラウンド基準端子 (VSSA)
9VDDAPower電源供給入力 (VDDA — 3.3V VDD (Max 4.0V))
10PA0WKUP1 -I/OマルチプレクスI/O・ペリフェラル端子 PA0WKUP1 - (UART, ADC, PWM)
11PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (UART, ADC)
12PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (UART, ADC)
13PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (UART, ADC)
14PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (UART, SPI, ADC, DAC)
15PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (SPI, ADC, DAC, PWM)
16PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (SPI, ADC)
17PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (SPI, ADC)
18PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (ADC)
19PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (ADC)
20PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (General)
21PB10I/OマルチプレクスI/O・ペリフェラル端子 PB10 (UART, I2C)
22PB11I/OマルチプレクスI/O・ペリフェラル端子 PB11 (UART, I2C)
23VSS_1GNDグラウンド基準端子 (VSS_1)
24VDD_1Power電源供給入力 (VDD_1 — 3.3V VDD (Max 4.0V))
25PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (UART, SPI, I2C, ADC)
26PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (UART, SPI, ADC, PWM)
27PB14I/OマルチプレクスI/O・ペリフェラル端子 PB14 (UART, SPI, ADC, PWM)
28PB15I/OマルチプレクスI/O・ペリフェラル端子 PB15 (SPI, ADC, RTC/CLK)
29PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (UART, RTC/CLK)
30PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (UART)
31PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (UART)
32PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (USB, UART, SPI)
33PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (USB, UART, SPI)
34PA13I/OマルチプレクスI/O・ペリフェラル端子 PA13 (SWD/JTAG)
35VSS_2GNDグラウンド基準端子 (VSS_2)
36VDD_2Power電源供給入力 (VDD_2 — 3.3V VDD (Max 4.0V))
37PA14I/OマルチプレクスI/O・ペリフェラル端子 PA14 (SWD/JTAG)
38PA15I/OマルチプレクスI/O・ペリフェラル端子 PA15 (SPI, SWD/JTAG)
39PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (SPI, SWD/JTAG)
40PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (SPI, SWD/JTAG)
41PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (SPI, I2C)
42PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (UART, I2C)
43PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (UART, I2C)
44BOOT0I入力専用端子 BOOT0 (General)
45PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (I2C)
46PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (I2C)
47VSS_3GNDグラウンド基準端子 (VSS_3)
48VDD_3Power電源供給入力 (VDD_3 — 3.3V VDD (Max 4.0V))
49EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 V (3) LCD
I/O
マルチプレクスI/O・ペリフェラル端子 V (3) LCD (General)
設計上の注意点: V LCD
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 14 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: STM32L151C6U6TR (ST · UFQFPN-48(7x7))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
STM32L151C6U6TR (UFQFPN-48(7x7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
STM32L151C6U6TR (UFQFPN-48(7x7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (49ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
STM32L151C6U6TR (UFQFPN-48(7x7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
STM32L151C6U6TR (UFQFPN-48(7x7)) - 4. パッケージ外形寸法図 (D×E×A)
UFQFPN-48(7x7) · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
STM32L151C6U6TR (UFQFPN-48(7x7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (49 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
STM32L151C6U6TR (UFQFPN-48(7x7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (14 点 · 1/2 ページ)
STM32L151 / STM32L152 シリーズの切り抜きなし原本図面 14 点中 1–12 点目を表示
P35 · p35_fig01パッケージ完全一致
STM32L151C6U6TR (UFQFPN-48(7x7)) — Figure 8. STM32L15xCx UFQFPN48 pinout 633?
Figure 8. STM32L15xCx UFQFPN48 pinout 633?
P112 · p112_fig01パッケージ完全一致
STM32L151C6U6TR (UFQFPN-48(7x7)) — Figure 39. LQFP48 7 x 7 mm, 48-pin low-profile quad flat recommended footprint
Figure 39. LQFP48 7 x 7 mm, 48-pin low-profile quad flat recommended footprint
P114 · p114_fig01パッケージ完全一致
STM32L151C6U6TR (UFQFPN-48(7x7)) — Figure 41. UFQFPN48 7 x 7 mm, 0.5 mm pitch, package outline
Figure 41. UFQFPN48 7 x 7 mm, 0.5 mm pitch, package outline
P115 · p115_fig01パッケージ完全一致
STM32L151C6U6TR (UFQFPN-48(7x7)) — Figure 42. UFQFPN48 7 x 7 mm, 0.5 mm pitch, package recommended footprint
Figure 42. UFQFPN48 7 x 7 mm, 0.5 mm pitch, package recommended footprint
P31 · p31_fig011546×1697px
STM32L151C6U6TR (UFQFPN-48(7x7)) — Figure 3. STM32L15xVx UFBGA100 ballout
Figure 3. STM32L15xVx UFBGA100 ballout
P35 · p35_fig01P35
STM32L151C6U6TR (UFQFPN-48(7x7)) — Datasheet Page 35 (p35_fig01)
Datasheet Page 35 (p35_fig01)
P51 · p51_fig011546×924px
STM32L151C6U6TR (UFQFPN-48(7x7)) — Figure 13. Optional LCD power supply scheme
Figure 13. Optional LCD power supply scheme
P51 · p51_fig021540×837px
STM32L151C6U6TR (UFQFPN-48(7x7)) — Figure 14. Current consumption measurement scheme
Figure 14. Current consumption measurement scheme
P51 · p51_fig01P51
STM32L151C6U6TR (UFQFPN-48(7x7)) — Datasheet Page 51 (p51_fig01)
Datasheet Page 51 (p51_fig01)
P74 · p74_fig011546×555px
STM32L151C6U6TR (UFQFPN-48(7x7)) — Figure 18. Typical application with a 32.768 kHz crystal
Figure 18. Typical application with a 32.768 kHz crystal
P115 · p115_fig01P115
STM32L151C6U6TR (UFQFPN-48(7x7)) — Datasheet Page 115 (p115_fig01)
Datasheet Page 115 (p115_fig01)
P129 · p129_fig011875×2535px
STM32L151C6U6TR (UFQFPN-48(7x7)) — STM32L151x6/8/B STM32L152x6/8/B Revision history
STM32L151x6/8/B STM32L152x6/8/B Revision history
1 / 2 ページ (14 点の抽出図面)

電気仕様 & 部品詳細スペック (STM32L151C6U6TR)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
組込みマイクロコントローラ (MCU)
詳細概要:STM32L151C6U6TR (UFQFPN-48(7x7)) は 48 ピンの組込みマイクロコントローラ (MCU)で、パッケージ外形は 7.00 × 7.00 × 0.60 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.65 V to 3.6 V、動作温度範囲 -40°C to 85°C、USB, UART, SPI, I2C, ADC, DAC, PWM, JTAG / SWD, IrDA, RTC/CLK, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.65 V to 3.6 V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C to 85°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
32 kHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
5V トレラント (FT) ピン 29 本対応
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 0.60 mm (A1=0.04 mm)
パッケージ系列: QFN (UFQFPN-48(7x7))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, I2C, ADC, DAC, PWM, JTAG / SWD, IrDA, RTC/CLK, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: ブートストラップピン注意 (PB2, BOOT0)：リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル49 ピン自動バス分類
OK
IPC-7351B フットプリント49 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 5.60×5.60mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (UFQFPN-48(7x7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.60mm · e=0.50mm
パッド寸法 (W × L)Level B
0.29 × 0.80 mm
ピン数 / 総パッド数Topology
49P / 49Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
UFQFPN-48(7x7)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — STM32L151C6U6TR (UFQFPN-48(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

STM32L151C6U6TR (UFQFPN-48(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

ST 製 STM32L151C6U6TR (UFQFPN-48(7x7) パッケージ) は全 49 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 1.65 V to 3.6 V です。主なピン：1 (V (3) LCD: マルチプレクスI/O・ペリフェラル端子 V (3) LCD (General)), 2 (PC13 - WKUP2: マルチプレクスI/O・ペリフェラル端子 PC13 - WKUP2 (RTC/CLK)), 3 (PC14 - OSC32 IN(4)_: マルチプレクスI/O・ペリフェラル端子 PC14 - OSC32 IN(4)_ (RTC/CLK)), 4 (PC15 - OSC32 OUT (4)_: マルチプレクスI/O・ペリフェラル端子 PC15 - OSC32 OUT (4)_ (RTC/CLK)), 5 (PH0 - OSC IN(5)_: マルチプレクスI/O・ペリフェラル端子 PH0 - OSC IN(5)_ (RTC/CLK)), 6 (PH1 - OSC_OUT: マルチプレクスI/O・ペリフェラル端子 PH1 - OSC_OUT (RTC/CLK))。

STM32L151C6U6TR の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32L151C6U6TR (UFQFPN-48(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 49 パッドで構成されています（中央放熱パッド EPAD 5.60 × 5.60 mm、IPC-7525 60% 開口ペーストマスク付き）。

STM32L151C6U6TR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32L151C6U6TR (ST, UFQFPN-48(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (49 ピン) & STM32L151 / STM32L152 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1V (3) LCDDigital_IO信号端子 V (3) LCD（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: V (3) LCD。対応バス/インターフェース: General。
2PC13 - WKUP2Digital_IO信号端子 PC13 - WKUP2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC13 - WKUP2。対応バス/インターフェース: RTC/CLK。
3PC14 - OSC32 IN(4)_Digital_IO信号端子 PC14 - OSC32 IN(4)_（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC14 - OSC32 IN(4)_。対応バス/インターフェース: RTC/CLK。
4PC15 - OSC32 OUT (4)_Digital_IO信号端子 PC15 - OSC32 OUT (4)_（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC15 - OSC32 OUT (4)_。対応バス/インターフェース: RTC/CLK。
5PH0 - OSC IN(5)_Digital_IO信号端子 PH0 - OSC IN(5)_（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PH0 - OSC IN(5)_。対応バス/インターフェース: RTC/CLK。
6PH1 - OSC_OUTDigital_IO信号端子 PH1 - OSC_OUT（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PH1 - OSC_OUT。対応バス/インターフェース: RTC/CLK。
7NRSTDigital_IOローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
8VSSAGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSA) です。
9VDDAPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 4.0V) です。
10PA0WKUP1 -Digital_IO信号端子 PA0WKUP1 -（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA0WKUP1 -。対応バス/インターフェース: UART, ADC, PWM。
11PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA1。対応バス/インターフェース: UART, ADC。
12PA2Digital_IO信号端子 PA2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA2。対応バス/インターフェース: UART, ADC。
13PA3Digital_IO信号端子 PA3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA3。対応バス/インターフェース: UART, ADC。
14PA4Digital_IO信号端子 PA4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: SPI1_NSS。対応バス/インターフェース: UART, SPI, ADC, DAC。
15PA5Digital_IO信号端子 PA5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: SPI1_SCK。対応バス/インターフェース: SPI, ADC, DAC, PWM。
16PA6Digital_IO信号端子 PA6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MISO。対応バス/インターフェース: SPI, ADC。
17PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MOSI。対応バス/インターフェース: SPI, ADC。
18PB0Digital_IO信号端子 PB0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB0。対応バス/インターフェース: ADC。
19PB1Digital_IO信号端子 PB1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB1。対応バス/インターフェース: ADC。
20PB2Digital_IO信号端子 PB2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB2。対応バス/インターフェース: General。
21PB10Digital_IO信号端子 PB10（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C2_SCL。対応バス/インターフェース: UART, I2C。
22PB11Digital_IO信号端子 PB11（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C2_SDA。対応バス/インターフェース: UART, I2C。
23VSS_1GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_1) です。
24VDD_1Power_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD_1、最大定格: 4.0V) です。
25PB12Digital_IO信号端子 PB12（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_NSS, I2C2_SMBA。対応バス/インターフェース: UART, SPI, I2C, ADC。
26PB13Digital_IO信号端子 PB13（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_SCK。対応バス/インターフェース: UART, SPI, ADC, PWM。
27PB14Digital_IO信号端子 PB14（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_MISO。対応バス/インターフェース: UART, SPI, ADC, PWM。
28PB15Digital_IO信号端子 PB15（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_MOSI。対応バス/インターフェース: SPI, ADC, RTC/CLK。
29PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA8。対応バス/インターフェース: UART, RTC/CLK。
30PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA9。対応バス/インターフェース: UART。
31PA10Digital_IO信号端子 PA10（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA10。対応バス/インターフェース: UART。
32PA11Digital_IO信号端子 PA11（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MISO, USB_DM。対応バス/インターフェース: USB, UART, SPI。
33PA12Digital_IO信号端子 PA12（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MOSI, USB_DP。対応バス/インターフェース: USB, UART, SPI。
34PA13Digital_IO信号端子 PA13（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA13。対応バス/インターフェース: SWD/JTAG。
35VSS_2GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_2) です。
36VDD_2Power_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD_2、最大定格: 4.0V) です。
37PA14Digital_IO信号端子 PA14（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA14。対応バス/インターフェース: SWD/JTAG。
38PA15Digital_IO信号端子 PA15（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_NSS。対応バス/インターフェース: SPI, SWD/JTAG。
39PB3Digital_IO信号端子 PB3（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_SCK。対応バス/インターフェース: SPI, SWD/JTAG。
40PB4Digital_IO信号端子 PB4（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MISO。対応バス/インターフェース: SPI, SWD/JTAG。
41PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SMBA, SPI1_MOSI。対応バス/インターフェース: SPI, I2C。
42PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SCL。対応バス/インターフェース: UART, I2C。
43PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SDA。対応バス/インターフェース: UART, I2C。
44BOOT0Digital_IO信号端子 BOOT0（方向: I、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: BOOT0。対応バス/インターフェース: General。
45PB8Digital_IO信号端子 PB8（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SCL。対応バス/インターフェース: I2C。
46PB9Digital_IO信号端子 PB9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SDA。対応バス/インターフェース: I2C。
47VSS_3GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_3) です。
48VDD_3Power_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD_3、最大定格: 4.0V) です。
49EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード