STM32H7S3V8T6 (LQFP-100(14x14)) — 回路図シンボル、IPC-7351B フットプリント & 3D STEP モデル

Q: STM32H7S3V8T6 (LQFP-100(14x14)) のピン配置 (Pinout) および電源電圧仕様は？

ST 製 STM32H7S3V8T6 (LQFP-100(14x14) パッケージ) は全 100 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 1.71 V to 3.6 V です。主なピン：1 (VBAT: 電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))), 2 (PC13: マルチプレクスI/O・ペリフェラル端子 PC13 (General)), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (NC: No Connect (Leave Floating)), 5 (PH0 - OSC IN(PH_ 0): マルチプレクスI/O・ペリフェラル端子 PH0 - OSC IN(PH_ 0) (RTC/CLK)), 6 (PH1 - OSC OUT(_ PH1): マルチプレクスI/O・ペリフェラル端子 PH1 - OSC OUT(_ PH1) (RTC/CLK))。

Q: STM32H7S3V8T6 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32H7S3V8T6 (LQFP-100(14x14)) の本体外形は 14.00 × 14.00 mm、ピッチ e = 0.50 mm、合計 100 パッドで構成されています。

Q: STM32H7S3V8T6 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32H7S3V8T6 (ST, LQFP-100(14x14)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

1. シンボル

2. 2Dフットプリント

3. 3Dモデル

パッケージ外形: 14.00mm × 14.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (100/100)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます

ピン	記号	種別	機能説明 (JA)
1	VBAT	Power	電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))
2	PC13	I/O	マルチプレクスI/O・ペリフェラル端子 PC13 (General)
3	3V3	Power	3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4	NC	NC	No Connect (Leave Floating)
5	PH0 - OSC IN(PH_ 0)	I/O	マルチプレクスI/O・ペリフェラル端子 PH0 - OSC IN(PH_ 0) (RTC/CLK)
6	PH1 - OSC OUT(_ PH1)	I/O	マルチプレクスI/O・ペリフェラル端子 PH1 - OSC OUT(_ PH1) (RTC/CLK)
7	NRST	I	システムイネーブル・ハードウェアリセット (NRST)
8	VSS	GND	グラウンド基準端子 (VSS)
9	VDD	Power	電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
10	PC0	I/O	マルチプレクスI/O・ペリフェラル端子 PC0 (ADC)
11	PC1	I/O	マルチプレクスI/O・ペリフェラル端子 PC1 (SPI, ADC)
12	VSSA	GND	グラウンド基準端子 (VSSA)
13	VREFM	Analog	マルチプレクスI/O・ペリフェラル端子 VREFM (General)
14	VREFP	Analog	マルチプレクスI/O・ペリフェラル端子 VREFP (General)
15	VDDA	Power	電源供給入力 (VDDA — 3.3V VDD (Max 4.0V))
16	PA0	I/O	マルチプレクスI/O・ペリフェラル端子 PA0 (UART, SPI, ADC, PWM)
17	PA1	I/O	マルチプレクスI/O・ペリフェラル端子 PA1 (UART, ADC, PWM)
18	PA2	I/O	マルチプレクスI/O・ペリフェラル端子 PA2 (UART, ADC, PWM)
19	PA3	I/O	マルチプレクスI/O・ペリフェラル端子 PA3 (UART, SPI, ADC, PWM)
20	VSS	GND	グラウンド基準端子 (VSS)
21	PA4	I/O	マルチプレクスI/O・ペリフェラル端子 PA4 (UART, SPI, ADC)
22	PA5	I/O	マルチプレクスI/O・ペリフェラル端子 PA5 (SPI, ADC)
23	VDD	Power	電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
24	PA6	I/O	マルチプレクスI/O・ペリフェラル端子 PA6 (SPI, ADC, PWM)
25	PA7	I/O	マルチプレクスI/O・ペリフェラル端子 PA7 (SPI, ADC, PWM)
26	PB0	I/O	マルチプレクスI/O・ペリフェラル端子 PB0 (UART, SPI, ADC, PWM)
27	PB1	I/O	マルチプレクスI/O・ペリフェラル端子 PB1 (UART, ADC, PWM)
28	PB2	I/O	マルチプレクスI/O・ペリフェラル端子 PB2 (SPI, RTC/CLK)
29	PO1	I/O	マルチプレクスI/O・ペリフェラル端子 PO1 (General)
30	VDDXSPI1	Power	電源供給入力 (VDDXSPI1 — 3.3V VDD (Max 4.0V))
31	VSS	GND	グラウンド基準端子 (VSS)
32	PP4	I/O	マルチプレクスI/O・ペリフェラル端子 PP4 (General)
33	PP2	I/O	マルチプレクスI/O・ペリフェラル端子 PP2 (General)
34	PP3	I/O	マルチプレクスI/O・ペリフェラル端子 PP3 (General)
35	VSS	GND	グラウンド基準端子 (VSS)
36	VDDXSPI1	Power	電源供給入力 (VDDXSPI1 — 3.3V VDD (Max 4.0V))
37	PO5	I/O	マルチプレクスI/O・ペリフェラル端子 PO5 (General)
38	PO4	I/O	マルチプレクスI/O・ペリフェラル端子 PO4 (General)
39	PP5	I/O	マルチプレクスI/O・ペリフェラル端子 PP5 (General)
40	PP0	I/O	マルチプレクスI/O・ペリフェラル端子 PP0 (General)
41	VSS	GND	グラウンド基準端子 (VSS)
42	VDDXSPI1	Power	電源供給入力 (VDDXSPI1 — 3.3V VDD (Max 4.0V))
43	PP6	I/O	マルチプレクスI/O・ペリフェラル端子 PP6 (General)
44	PO2	I/O	マルチプレクスI/O・ペリフェラル端子 PO2 (General)
45	PP7	I/O	マルチプレクスI/O・ペリフェラル端子 PP7 (General)
46	PP1	I/O	マルチプレクスI/O・ペリフェラル端子 PP1 (General)
47	VSS	GND	グラウンド基準端子 (VSS)
48	VDDXSPI1	Power	電源供給入力 (VDDXSPI1 — 3.3V VDD (Max 4.0V))
49	PO0	I/O	マルチプレクスI/O・ペリフェラル端子 PO0 (General)
50	PB10	I/O	マルチプレクスI/O・ペリフェラル端子 PB10 (General)
51	PB11	I/O	マルチプレクスI/O・ペリフェラル端子 PB11 (General)
52	PB12	I/O	マルチプレクスI/O・ペリフェラル端子 PB12 (General)
53	PB13	I/O	マルチプレクスI/O・ペリフェラル端子 PB13 (General)
54	PE7	I/O	マルチプレクスI/O・ペリフェラル端子 PE7 (General)
55	PE8	I/O	マルチプレクスI/O・ペリフェラル端子 PE8 (PWM)
56	PE9	I/O	マルチプレクスI/O・ペリフェラル端子 PE9 (UART, PWM)
57	PE10	I/O	マルチプレクスI/O・ペリフェラル端子 PE10 (PWM)
58	VDD	Power	電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
59	VDDLDO	Power	電源供給入力 (VDDLDO — 3.3V VDD (Max 4.0V))
60	VSS	GND	グラウンド基準端子 (VSS)
61	VCAP1	I/O	マルチプレクスI/O・ペリフェラル端子 VCAP1 (General)
62	PA11	I/O	マルチプレクスI/O・ペリフェラル端子 PA11 (General)
63	PA12	I/O	マルチプレクスI/O・ペリフェラル端子 PA12 (General)
64	PA13	I/O	マルチプレクスI/O・ペリフェラル端子 PA13 (General)
65	PA14	I/O	マルチプレクスI/O・ペリフェラル端子 PA14 (General)
66	PA15	I/O	マルチプレクスI/O・ペリフェラル端子 PA15 (General)
67	VCAP3	I/O	マルチプレクスI/O・ペリフェラル端子 VCAP3 (General)
68	VSS	GND	グラウンド基準端子 (VSS)
69	VDD	Power	電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
70	PC10	I/O	マルチプレクスI/O・ペリフェラル端子 PC10 (General)
71	PC11	I/O	マルチプレクスI/O・ペリフェラル端子 PC11 (General)
72	PC12	I/O	マルチプレクスI/O・ペリフェラル端子 PC12 (General)
73	PM0	I/O	マルチプレクスI/O・ペリフェラル端子 PM0 (General)
74	PM1	I/O	マルチプレクスI/O・ペリフェラル端子 PM1 (General)
75	PM2	I/O	マルチプレクスI/O・ペリフェラル端子 PM2 (General)
76	PM3	I/O	マルチプレクスI/O・ペリフェラル端子 PM3 (General)
77	VDD50USB	Power	電源供給入力 (VDD50USB — 3.3V VDD (Max 4.0V))
78	VDD33USB	Power	電源供給入力 (VDD33USB — 3.3V VDD (Max 4.0V))
79	VSSUSB	GND	グラウンド基準端子 (VSSUSB)
80	PM5	I/O	マルチプレクスI/O・ペリフェラル端子 PM5 (General)
81	PM6	I/O	マルチプレクスI/O・ペリフェラル端子 PM6 (General)
82	DVDD	Power	電源供給入力 (DVDD — 3.3V VDD (Max 4.0V))
83	PM8	I/O	マルチプレクスI/O・ペリフェラル端子 PM8 (General)
84	PM9	I/O	マルチプレクスI/O・ペリフェラル端子 PM9 (General)
85	VDD	Power	電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
86	PM12	I/O	マルチプレクスI/O・ペリフェラル端子 PM12 (General)
87	PM11	I/O	マルチプレクスI/O・ペリフェラル端子 PM11 (General)
88	PM14	I/O	マルチプレクスI/O・ペリフェラル端子 PM14 (General)
89	PM13	I/O	マルチプレクスI/O・ペリフェラル端子 PM13 (General)
90	BOOT0	I	入力専用端子 BOOT0 (General)
91	PB3	I/O	マルチプレクスI/O・ペリフェラル端子 PB3 (General)
92	PB4	I/O	マルチプレクスI/O・ペリフェラル端子 PB4 (General)
93	PB5	I/O	マルチプレクスI/O・ペリフェラル端子 PB5 (General)
94	VCAP4	I/O	マルチプレクスI/O・ペリフェラル端子 VCAP4 (General)
95	VSS	GND	グラウンド基準端子 (VSS)
96	VDD	Power	電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
97	PB6	I/O	マルチプレクスI/O・ペリフェラル端子 PB6 (General)
98	PB7	I/O	マルチプレクスI/O・ペリフェラル端子 PB7 (General)
99	PB8	I/O	マルチプレクスI/O・ペリフェラル端子 PB8 (General)
100	PB9	I/O	マルチプレクスI/O・ペリフェラル端子 PB9 (General)

PIN 1 VBAT

Power

電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))

設計上の注意点: Primary positive power supply input (VBAT) operating in the 3.3V VDD (Max 4.0V) domain (Max rating: 4.0V).

IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 13 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大

1. 実装3D外観モデルREPRESENTATIVE

STM32H7S3V8T6 (LQFP-100(14x14)) - 1. 実装3D外観モデル

高精度3Dソリッドモデル拡大 ›

2. 標準ピン配置図 (上面)CLEANROOM PINOUT

STM32H7S3V8T6 (LQFP-100(14x14)) - 2. 標準ピン配置図 (上面)

パッケージ正規ピン配置 (100ピン)拡大 ›

3. 原本データシートピン図PDF PINOUT

STM32H7S3V8T6 (LQFP-100(14x14)) - 3. 原本データシートピン図

無トリミングピン配置図拡大 ›

4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS

STM32H7S3V8T6 (LQFP-100(14x14)) - 4. パッケージ外形寸法図 (D×E×A)

LQFP-100(14x14) · 14.00×14.00mm · ピッチ 0.50mm拡大 ›

5. 推奨PCBフットプリントLAND PATTERN

STM32H7S3V8T6 (LQFP-100(14x14)) - 5. 推奨PCBフットプリント

IPC-7351B パッド (100 Pads)拡大 ›

6. アプリケーション参考回路SCHEMATIC

STM32H7S3V8T6 (LQFP-100(14x14)) - 6. アプリケーション参考回路

Typical Application Schematic拡大 ›

PDF データシート原本ピン配置・技術図面ライブラリ (13 点 · 1/2 ページ)

STM32H7S7I8T / STM32H7S3V8T / STM32H7S7L8H シリーズの切り抜きなし原本図面 13 点中 1–12 点目を表示

P89 · p89_fig01パッケージ完全一致

Figure 19. LQFP100 GP pinout(a)

P292 · p292_fig01パッケージ完全一致

Figure 82. LQFP100 - Recommended footprint

P1 · p01_fig01881×841px

• 64 Kbytes of user flash memory that can be used for user code and/or external memory configuration.

P76 · p76_fig011751×1342px

Figure 6. TFBGA100 SMPS pinout(a)

P88 · p88_fig011086×1046px

Figure 18. VFQFPN68 GP pinout(a)

P89 · p89_fig01P89

Datasheet Page 89 (p89_fig01)

P153 · p153_fig011619×2259px

Figure 23. Power supply scheme

P153 · p153_fig01P153

Datasheet Page 153 (p153_fig01)

P195 · p195_fig011546×500px

Figure 35. Typical application with an 8 MHz crystal

P196 · p196_fig011546×516px

Figure 36. Typical application with a 32.768 kHz crystal

P289 · p289_fig011559×825px

Figure 80. VFQFPN68 - Recommended footprint

P292 · p292_fig01P292

Datasheet Page 292 (p292_fig01)

1 / 2 ページ (13 点の抽出図面)

電気仕様 & 部品詳細スペック (STM32H7S3V8T6)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)

組込みマイクロコントローラ (MCU)

詳細概要:STM32H7S3V8T6 (LQFP-100(14x14)) は 100 ピンの組込みマイクロコントローラ (MCU)で、パッケージ外形は 14.00 × 14.00 × 1.55 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.71 V to 3.6 V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, I2C, I2S, ADC, SDIO, JTAG / SWD, IrDA, PWM, RTC/CLK インターフェースを内蔵しています。

動作電源電圧範囲V_CC / V_DD

1.71 V to 3.6 V

電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置

動作周囲温度範囲T_A

-40°C ~ +85°C (Industrial Grade)

工業用温度グレード；最大接合部温度 T_J(max) = +125°C

動作クロック・無線周波数f_CLK / f_RF

600 MHz

PDF データシート電気的特性より抽出

出力電流・消費電流定格I_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

5V トレラント (FT) ピン 19 本対応

パッケージ外形寸法 (D × E × A)D × E × A

14.00 × 14.00 × 1.55 mm (A1=0.10 mm)

パッケージ系列: LQFP (LQFP-100(14x14))

ピン数・リードピッチN / e

100 Pins | Pitch e = 0.50 mm (19.7 mil)

IPC-7351B 中心間スパン C 準拠

内蔵ペリフェラルバスBuses

USB, UART, SPI, I2C, I2S, ADC, SDIO, JTAG / SWD, IrDA, PWM, RTC/CLK

回路図シンボル・2D フットプリント・3D モデル完全同期

リフロー実装・吸湿感度IPC / MSL

IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3

サーマルパッドは 60% 分割ステンシル開口を推奨

エンジニアリング警告: ブートストラップピン注意 (BOOT0)：リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。

エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック

5/5 合格

IEEE-315 シンボル100 ピン自動バス分類

IPC-7351B フットプリント100 パッド · ピッチ 0.50mm

IPC-7525 60% はんだペースト開口リフロー標準 1:1

DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm

3D STEP AP214 & GLB座標原点完全一致 (0,0,0)

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース

5.00 PCB Verified

機械寸法 & ランドパターン (LQFP-100(14x14))

データシートから抽出・IPC-7351B 準拠標準化

パッケージ外形 (D × E)Nominal

14.00 × 14.00 mm

全高 (A) & ピッチ (e)IPC-7351B

A=1.55mm · e=0.50mm

パッド寸法 (W × L)Level B

0.30 × 1.20 mm

ピン数 / 総パッド数Topology

100P / 100Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番

DFM READY

部品記号 / 代替型番	定数 / パッケージ	役割 & PCB レイアウトルール
N/A BOM	Per application circuit LQFP-100(14x14)	定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — STM32H7S3V8T6 (LQFP-100(14x14))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答

IPC-7351B / IEEE-315

STM32H7S3V8T6 (LQFP-100(14x14)) のピン配置 (Pinout) および電源電圧仕様は？

ST 製 STM32H7S3V8T6 (LQFP-100(14x14) パッケージ) は全 100 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 1.71 V to 3.6 V です。主なピン：1 (VBAT: 電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))), 2 (PC13: マルチプレクスI/O・ペリフェラル端子 PC13 (General)), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (NC: No Connect (Leave Floating)), 5 (PH0 - OSC IN(PH_ 0): マルチプレクスI/O・ペリフェラル端子 PH0 - OSC IN(PH_ 0) (RTC/CLK)), 6 (PH1 - OSC OUT(_ PH1): マルチプレクスI/O・ペリフェラル端子 PH1 - OSC OUT(_ PH1) (RTC/CLK))。

STM32H7S3V8T6 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32H7S3V8T6 (LQFP-100(14x14)) の本体外形は 14.00 × 14.00 mm、ピッチ e = 0.50 mm、合計 100 パッドで構成されています。

STM32H7S3V8T6 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32H7S3V8T6 (ST, LQFP-100(14x14)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (100 ピン) & STM32H7S7I8T / STM32H7S3V8T / STM32H7S7L8H シリーズバリエーション静的テーブルを開く

ピン番号 (Pin #)	信号名 (Signal Name)	電気種別 (Type)	機能説明 & 回路設計上の注意
1	VBAT	Power_In	3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 4.0V) です。
2	PC13	Digital_IO	信号端子 PC13（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC13。対応バス/インターフェース: General。
3	3V3	Power_In	3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4	NC	No_Connect	No Connect (Leave Floating)
5	PH0 - OSC IN(PH_ 0)	Digital_IO	信号端子 PH0 - OSC IN(PH_ 0)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PH0 - OSC IN(PH_ 0)。対応バス/インターフェース: RTC/CLK。
6	PH1 - OSC OUT(_ PH1)	Digital_IO	信号端子 PH1 - OSC OUT(_ PH1)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PH1 - OSC OUT(_ PH1)。対応バス/インターフェース: RTC/CLK。
7	NRST	Digital_IO	ローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
8	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
9	VDD	Power_In	3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
10	PC0	Digital_IO	信号端子 PC0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC0。対応バス/インターフェース: ADC。
11	PC1	Digital_IO	信号端子 PC1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_MOSI。対応バス/インターフェース: SPI, ADC。
12	VSSA	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSA) です。
13	VREFM	Analog	信号端子 VREFM（方向: Analog、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VREFM。対応バス/インターフェース: General。
14	VREFP	Analog	信号端子 VREFP（方向: Analog、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VREFP。対応バス/インターフェース: General。
15	VDDA	Power_In	3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 4.0V) です。
16	PA0	Digital_IO	信号端子 PA0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI6_NSS。対応バス/インターフェース: UART, SPI, ADC, PWM。
17	PA1	Digital_IO	信号端子 PA1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA1。対応バス/インターフェース: UART, ADC, PWM。
18	PA2	Digital_IO	信号端子 PA2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA2。対応バス/インターフェース: UART, ADC, PWM。
19	PA3	Digital_IO	信号端子 PA3（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI5_RDYSPI1RDY。対応バス/インターフェース: UART, SPI, ADC, PWM。
20	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
21	PA4	Digital_IO	信号端子 PA4（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_NSS, SPI3_NSS, SPI6_NSS。対応バス/インターフェース: UART, SPI, ADC。
22	PA5	Digital_IO	信号端子 PA5（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_SCK, SPI6_SCK。対応バス/インターフェース: SPI, ADC。
23	VDD	Power_In	3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
24	PA6	Digital_IO	信号端子 PA6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MISO, SPI6_MISO。対応バス/インターフェース: SPI, ADC, PWM。
25	PA7	Digital_IO	信号端子 PA7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MOSI, SPI6_MOSI。対応バス/インターフェース: SPI, ADC, PWM。
26	PB0	Digital_IO	信号端子 PB0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_SCK。対応バス/インターフェース: UART, SPI, ADC, PWM。
27	PB1	Digital_IO	信号端子 PB1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB1。対応バス/インターフェース: UART, ADC, PWM。
28	PB2	Digital_IO	信号端子 PB2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI3_MOSI。対応バス/インターフェース: SPI, RTC/CLK。
29	PO1	Digital_IO	信号端子 PO1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PO1。対応バス/インターフェース: General。
30	VDDXSPI1	Power_In	3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDXSPI1、最大定格: 4.0V) です。
31	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
32	PP4	Digital_IO	信号端子 PP4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PP4。対応バス/インターフェース: General。
33	PP2	Digital_IO	信号端子 PP2（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PP2。対応バス/インターフェース: General。
34	PP3	Digital_IO	信号端子 PP3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PP3。対応バス/インターフェース: General。
35	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
36	VDDXSPI1	Power_In	3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDXSPI1、最大定格: 4.0V) です。
37	PO5	Digital_IO	信号端子 PO5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PO5。対応バス/インターフェース: General。
38	PO4	Digital_IO	信号端子 PO4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PO4。対応バス/インターフェース: General。
39	PP5	Digital_IO	信号端子 PP5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PP5。対応バス/インターフェース: General。
40	PP0	Digital_IO	信号端子 PP0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PP0。対応バス/インターフェース: General。
41	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
42	VDDXSPI1	Power_In	3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDXSPI1、最大定格: 4.0V) です。
43	PP6	Digital_IO	信号端子 PP6（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PP6。対応バス/インターフェース: General。
44	PO2	Digital_IO	信号端子 PO2（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PO2。対応バス/インターフェース: General。
45	PP7	Digital_IO	信号端子 PP7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PP7。対応バス/インターフェース: General。
46	PP1	Digital_IO	信号端子 PP1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PP1。対応バス/インターフェース: General。
47	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
48	VDDXSPI1	Power_In	3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDXSPI1、最大定格: 4.0V) です。
49	PO0	Digital_IO	信号端子 PO0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PO0。対応バス/インターフェース: General。
50	PB10	Digital_IO	信号端子 PB10（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB10。対応バス/インターフェース: General。
51	PB11	Digital_IO	信号端子 PB11（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB11。対応バス/インターフェース: General。
52	PB12	Digital_IO	信号端子 PB12（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB12。対応バス/インターフェース: General。
53	PB13	Digital_IO	信号端子 PB13（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB13。対応バス/インターフェース: General。
54	PE7	Digital_IO	信号端子 PE7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE7。対応バス/インターフェース: General。
55	PE8	Digital_IO	信号端子 PE8（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE8。対応バス/インターフェース: PWM。
56	PE9	Digital_IO	信号端子 PE9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE9。対応バス/インターフェース: UART, PWM。
57	PE10	Digital_IO	信号端子 PE10（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE10。対応バス/インターフェース: PWM。
58	VDD	Power_In	3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
59	VDDLDO	Power_In	3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDLDO、最大定格: 4.0V) です。
60	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
61	VCAP1	Digital_IO	信号端子 VCAP1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VCAP1。対応バス/インターフェース: General。
62	PA11	Digital_IO	信号端子 PA11（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA11。対応バス/インターフェース: General。
63	PA12	Digital_IO	信号端子 PA12（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA12。対応バス/インターフェース: General。
64	PA13	Digital_IO	信号端子 PA13（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA13。対応バス/インターフェース: General。

4D Studio: STM32H7S3V8T6 Permalink: /part/C28314555 ST LQFP-100(14x14)すべてのパッケージすべてのメーカー