STM32H725VGH6 (TFBGA-100(8x8)) — 回路図シンボル、IPC-7351B フットプリント & 3D STEP モデル

Q: STM32H725VGH6 (TFBGA-100(8x8)) のピン配置 (Pinout) および電源電圧仕様は？

ST 製 STM32H725VGH6 (TFBGA-100(8x8) パッケージ) は全 100 ピン構成で、ピンピッチは 0.80 mm、動作電源電圧範囲 VCC は 1.62 V to 3.6 V です。主なピン：A1 (PE6: マルチプレクスI/O・ペリフェラル端子 PE6 (SPI, I2C)), A2 (PE5: マルチプレクスI/O・ペリフェラル端子 PE5 (SPI)), A3 (PE2: マルチプレクスI/O・ペリフェラル端子 PE2 (UART, SPI)), A4 (PB8: マルチプレクスI/O・ペリフェラル端子 PB8 (UART, I2C, PWM)), A5 (BOOT0: 入力専用端子 BOOT0 (General)), A6 (PB5: マルチプレクスI/O・ペリフェラル端子 PB5 (UART, SPI, I2C, PWM))。

Q: STM32H725VGH6 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32H725VGH6 (TFBGA-100(8x8)) の本体外形は 8.00 × 8.00 mm、ピッチ e = 0.80 mm、合計 100 パッドで構成されています。

Q: STM32H725VGH6 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32H725VGH6 (ST, TFBGA-100(8x8)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

1. シンボル

2. 2Dフットプリント

3. 3Dモデル

パッケージ外形: 8.00mm × 8.00mm · ピッチ: 0.80mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (100/100)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます

ピン	記号	種別	機能説明 (JA)
A1	PE6	I/O	マルチプレクスI/O・ペリフェラル端子 PE6 (SPI, I2C)
A2	PE5	I/O	マルチプレクスI/O・ペリフェラル端子 PE5 (SPI)
A3	PE2	I/O	マルチプレクスI/O・ペリフェラル端子 PE2 (UART, SPI)
A4	PB8	I/O	マルチプレクスI/O・ペリフェラル端子 PB8 (UART, I2C, PWM)
A5	BOOT0	I	入力専用端子 BOOT0 (General)
A6	PB5	I/O	マルチプレクスI/O・ペリフェラル端子 PB5 (UART, SPI, I2C, PWM)
A7	PD6	I/O	マルチプレクスI/O・ペリフェラル端子 PD6 (UART, SPI, I2C)
A8	PD3	I/O	マルチプレクスI/O・ペリフェラル端子 PD3 (UART, SPI)
A9	PD2	I/O	マルチプレクスI/O・ペリフェラル端子 PD2 (UART)
A10	PC12	I/O	マルチプレクスI/O・ペリフェラル端子 PC12 (UART, SPI, I2C)
B1	PC14 - OSC32_IN	I/O	マルチプレクスI/O・ペリフェラル端子 PC14 - OSC32_IN (RTC/CLK)
B2	PC15 - OSC32_ OUT	I/O	マルチプレクスI/O・ペリフェラル端子 PC15 - OSC32_ OUT (RTC/CLK)
B3	PE3	I/O	マルチプレクスI/O・ペリフェラル端子 PE3 (UART)
B4	PE0	I/O	マルチプレクスI/O・ペリフェラル端子 PE0 (UART)
B5	PB7	I/O	マルチプレクスI/O・ペリフェラル端子 PB7 (UART, I2C, PWM)
B6	PB3(JTDO/ TRACES WO)	I/O	マルチプレクスI/O・ペリフェラル端子 PB3(JTDO/ TRACES WO) (UART, SPI, PWM, SWD/JTAG)
B7	PD4	I/O	マルチプレクスI/O・ペリフェラル端子 PD4 (UART)
B8	PG11	I/O	マルチプレクスI/O・ペリフェラル端子 PG11 (UART, SPI)
B9	PC11	I/O	マルチプレクスI/O・ペリフェラル端子 PC11 (UART, SPI, I2C)
B10	PC10	I/O	マルチプレクスI/O・ペリフェラル端子 PC10 (UART, SPI, I2C)
C1	VSS	GND	グラウンド基準端子 (VSS)
C2	VBAT	Power	電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))
C3	PE4	I/O	マルチプレクスI/O・ペリフェラル端子 PE4 (SPI)
C4	PE1	I/O	マルチプレクスI/O・ペリフェラル端子 PE1 (UART)
C5	PB4 (NJTRST)	I/O	マルチプレクスI/O・ペリフェラル端子 PB4 (NJTRST) (UART, SPI, PWM, SWD/JTAG)
C6	PD7	I/O	マルチプレクスI/O・ペリフェラル端子 PD7 (UART, SPI)
C7	PD0	I/O	マルチプレクスI/O・ペリフェラル端子 PD0 (UART)
C8	PA15(JTDI)	I/O	マルチプレクスI/O・ペリフェラル端子 PA15(JTDI) (UART, SPI, SWD/JTAG)
C9	PA14 (JTCK/SWC LK)	I/O	マルチプレクスI/O・ペリフェラル端子 PA14 (JTCK/SWC LK) (SWD/JTAG)
C10	PA13 (JTMS/ SWDIO)	I/O	マルチプレクスI/O・ペリフェラル端子 PA13 (JTMS/ SWDIO) (SWD/JTAG)
D1	VSSSMPS	GND	グラウンド基準端子 (VSSSMPS)
D2	VLXSMPS	I/O	マルチプレクスI/O・ペリフェラル端子 VLXSMPS (General)
D3	PDR_ON	I/O	マルチプレクスI/O・ペリフェラル端子 PDR_ON (General)
D4	PB6	I/O	マルチプレクスI/O・ペリフェラル端子 PB6 (UART, I2C, PWM)
D5	VSS	GND	グラウンド基準端子 (VSS)
D6	VDD	Power	電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
D7	PG13	I/O	マルチプレクスI/O・ペリフェラル端子 PG13 (UART, SPI)
D8	VCAP	I/O	マルチプレクスI/O・ペリフェラル端子 VCAP (General)
D9	PA12	I/O	マルチプレクスI/O・ペリフェラル端子 PA12 (UART, SPI)
D10	PA11	I/O	マルチプレクスI/O・ペリフェラル端子 PA11 (UART, SPI, PWM)
E1	VDDSMPS	Power	電源供給入力 (VDDSMPS — 3.3V VDD (Max 4.0V))
E2	VFBSMPS	I/O	マルチプレクスI/O・ペリフェラル端子 VFBSMPS (General)
E3	PB9	I/O	マルチプレクスI/O・ペリフェラル端子 PB9 (UART, SPI, I2C, PWM)
E4	PF1	I/O	マルチプレクスI/O・ペリフェラル端子 PF1 (I2C)
E5	VDD	Power	電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
E6	VDDLDO	Power	電源供給入力 (VDDLDO — 3.3V VDD (Max 4.0V))
E7	VSS	GND	グラウンド基準端子 (VSS)
E8	PG12	I/O	マルチプレクスI/O・ペリフェラル端子 PG12 (UART, SPI)
E9	PA9	I/O	マルチプレクスI/O・ペリフェラル端子 PA9 (UART, SPI, I2C, PWM)
E10	PA10	I/O	マルチプレクスI/O・ペリフェラル端子 PA10 (UART, PWM)
F1	PC1	I/O	マルチプレクスI/O・ペリフェラル端子 PC1 (SPI, I2C, ADC, RTC/CLK)
F2	NRST	I	システムイネーブル・ハードウェアリセット (NRST)
F3	PC0	I/O	マルチプレクスI/O・ペリフェラル端子 PC0 (ADC)
F4	PF2	I/O	マルチプレクスI/O・ペリフェラル端子 PF2 (I2C)
F5	VSS	GND	グラウンド基準端子 (VSS)
F6	VDD	Power	電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
F7	VDDLDO	Power	電源供給入力 (VDDLDO — 3.3V VDD (Max 4.0V))
F8	PC6	I/O	マルチプレクスI/O・ペリフェラル端子 PC6 (UART, PWM)
F9	PC9	I/O	マルチプレクスI/O・ペリフェラル端子 PC9 (UART, I2C, PWM, RTC/CLK)
F10	PA8	I/O	マルチプレクスI/O・ペリフェラル端子 PA8 (UART, I2C, RTC/CLK)
G1	PH0 - OSC_IN	I/O	マルチプレクスI/O・ペリフェラル端子 PH0 - OSC_IN (RTC/CLK)
G2	PH1 - OSC_OUT	I/O	マルチプレクスI/O・ペリフェラル端子 PH1 - OSC_OUT (RTC/CLK)
G3	PA0	I/O	マルチプレクスI/O・ペリフェラル端子 PA0 (UART, SPI, ADC, PWM)
G4	PF6	I/O	マルチプレクスI/O・ペリフェラル端子 PF6 (UART, SPI, ADC)
G5	PA3	I/O	マルチプレクスI/O・ペリフェラル端子 PA3 (UART, ADC, PWM)
G6	VCAP	I/O	マルチプレクスI/O・ペリフェラル端子 VCAP (General)
G7	PD14	I/O	マルチプレクスI/O・ペリフェラル端子 PD14 (UART, PWM)
G8	PD15	I/O	マルチプレクスI/O・ペリフェラル端子 PD15 (UART, PWM)
G9	PC7	I/O	マルチプレクスI/O・ペリフェラル端子 PC7 (UART, PWM)
G10	PC8	I/O	マルチプレクスI/O・ペリフェラル端子 PC8 (UART, PWM)
H1	VDDA	Power	電源供給入力 (VDDA — 3.3V VDD (Max 4.0V))
H2	VSSA	GND	グラウンド基準端子 (VSSA)
H3	PA2	I/O	マルチプレクスI/O・ペリフェラル端子 PA2 (UART, SPI, ADC, PWM)
H4	PC4	I/O	マルチプレクスI/O・ペリフェラル端子 PC4 (UART, ADC)
H5	PE7	I/O	マルチプレクスI/O・ペリフェラル端子 PE7 (UART)
H6	PE10	I/O	マルチプレクスI/O・ペリフェラル端子 PE10 (UART, PWM)
H7	PD11	I/O	マルチプレクスI/O・ペリフェラル端子 PD11 (UART, SPI, I2C)
H8	PD9	I/O	マルチプレクスI/O・ペリフェラル端子 PD9 (UART)
H9	PG2	I/O	マルチプレクスI/O・ペリフェラル端子 PG2 (General)
H10	PG3	I/O	マルチプレクスI/O・ペリフェラル端子 PG3 (General)
J1	VREF+	Analog	マルチプレクスI/O・ペリフェラル端子 VREF+ (General)
J2	PA1	I/O	マルチプレクスI/O・ペリフェラル端子 PA1 (UART, ADC, PWM)
J3	PA6	I/O	マルチプレクスI/O・ペリフェラル端子 PA6 (SPI, ADC, PWM)
J4	PC5	I/O	マルチプレクスI/O・ペリフェラル端子 PC5 (UART, ADC)
J5	PB2	I/O	マルチプレクスI/O・ペリフェラル端子 PB2 (SPI, I2C, RTC/CLK)
J6	PE8	I/O	マルチプレクスI/O・ペリフェラル端子 PE8 (UART, PWM)
J7	PB11	I/O	マルチプレクスI/O・ペリフェラル端子 PB11 (UART, I2C, PWM)
J8	PB13	I/O	マルチプレクスI/O・ペリフェラル端子 PB13 (UART, SPI, PWM)
J9	PD8	I/O	マルチプレクスI/O・ペリフェラル端子 PD8 (UART)
J10	PD10	I/O	マルチプレクスI/O・ペリフェラル端子 PD10 (UART)
K1	PA4	I/O	マルチプレクスI/O・ペリフェラル端子 PA4 (UART, SPI, ADC, DAC)
K2	PA5	I/O	マルチプレクスI/O・ペリフェラル端子 PA5 (SPI, ADC, DAC, PWM)
K3	PA7	I/O	マルチプレクスI/O・ペリフェラル端子 PA7 (SPI, ADC, PWM)
K4	PB0	I/O	マルチプレクスI/O・ペリフェラル端子 PB0 (UART, ADC, PWM)
K5	PB1	I/O	マルチプレクスI/O・ペリフェラル端子 PB1 (ADC, PWM)
K6	PE9	I/O	マルチプレクスI/O・ペリフェラル端子 PE9 (UART, PWM)
K7	PB10	I/O	マルチプレクスI/O・ペリフェラル端子 PB10 (UART, SPI, I2C, PWM)
K8	PB12	I/O	マルチプレクスI/O・ペリフェラル端子 PB12 (UART, SPI, I2C)
K9	PB14	I/O	マルチプレクスI/O・ペリフェラル端子 PB14 (UART, SPI, PWM)
K10	PB15	I/O	マルチプレクスI/O・ペリフェラル端子 PB15 (UART, SPI, PWM, RTC/CLK)

PIN A1 PE6

I/O

マルチプレクスI/O・ペリフェラル端子 PE6 (SPI, I2C)

設計上の注意点: Alt: TRACED3 , TIM1_BKIN2SAI1D1 ,_ , TIM15_CH2 , SPI4_MOSI , SAI1_SDA_ , SAI4 SD_ASAI4D1_ ,_ , SAI4_MCLKB_ , TIM1_BKIN2COMP12_ , FMC_A22 , DCMI D7/PSSI_D7_ , LCD_G1EVENTOUT ,

IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 23 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大

PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)

PDF VIEWERメーカー公式データシート: STM32H725VGH6 (ST · TFBGA-100(8x8))

下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です

1. 実装3D外観モデルREPRESENTATIVE

STM32H725VGH6 (TFBGA-100(8x8)) - 1. 実装3D外観モデル

高精度3Dソリッドモデル拡大 ›

2. 標準ピン配置図 (上面)CLEANROOM PINOUT

STM32H725VGH6 (TFBGA-100(8x8)) - 2. 標準ピン配置図 (上面)

パッケージ正規ピン配置 (100ピン)拡大 ›

3. 原本データシートピン図PDF PINOUT

STM32H725VGH6 (TFBGA-100(8x8)) - 3. 原本データシートピン図

無トリミングピン配置図拡大 ›

4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS

STM32H725VGH6 (TFBGA-100(8x8)) - 4. パッケージ外形寸法図 (D×E×A)

TFBGA-100(8x8) · 8.00×8.00mm · ピッチ 0.80mm拡大 ›

5. 推奨PCBフットプリントLAND PATTERN

STM32H725VGH6 (TFBGA-100(8x8)) - 5. 推奨PCBフットプリント

IPC-7351B パッド (100 Pads)拡大 ›

6. アプリケーション参考回路SCHEMATIC

STM32H725VGH6 (TFBGA-100(8x8)) - 6. アプリケーション参考回路

Typical Application Schematic拡大 ›

PDF データシート原本ピン配置・技術図面ライブラリ (23 点 · 1/2 ページ)

STM32H725 シリーズの切り抜きなし原本図面 23 点中 1–12 点目を表示

P56 · p56_fig01パッケージ完全一致

Figure 4. VFQFPN68 pinout

P56 · p56_fig02パッケージ完全一致

Figure 5. TFBGA100 pinout

P1 · p01_fig01881×1115px

• POR, PDR, PVD and BOR

P57 · p57_fig011553×1548px

Figure 6. LQFP100 pinout

P59 · p59_fig011751×1679px

Figure 8. LQFP144 pinout

P113 · p113_fig011546×2148px

Figure 14. Power supply scheme

P147 · p147_fig011546×500px

Figure 24. Typical application with an 8 MHz crystal

P148 · p148_fig011546×516px

Figure 25. Typical application with a 32.768 kHz crystal

P267 · p267_fig011546×1369px

Figure 84. UFBGA - 144 balls, 7 x 7 mm, 0.50 mm pitch, ultra fine pitch ball grid array

P58 · p58_fig01パッケージ完全一致

Figure 6. LQFP100 pinout [LQFP-100(14x14)]

P247 · p247_fig01パッケージ完全一致

Figure 77. LQFP100 package outline [LQFP-100(14x14)]

P248 · p248_fig01パッケージ完全一致

Figure 78. LQFP100 package recommended footprint [LQFP-100(14x14)]

1 / 2 ページ (23 点の抽出図面)

電気仕様 & 部品詳細スペック (STM32H725VGH6)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)

組込みマイクロコントローラ (MCU)

詳細概要:STM32H725VGH6 (TFBGA-100(8x8)) は 100 ピンの組込みマイクロコントローラ (MCU)で、パッケージ外形は 8.00 × 8.00 × 1.12 mm（ピンピッチ e = 0.80 mm）です。動作電源電圧 1.62 V to 3.6 V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, I2C, I2S, ADC, PWM, SDIO, JTAG / SWD, IrDA, DAC, RTC/CLK, SWD/JTAG インターフェースを内蔵しています。

動作電源電圧範囲V_CC / V_DD

1.62 V to 3.6 V

電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置

動作周囲温度範囲T_A

-40°C ~ +85°C (Industrial Grade)

工業用温度グレード；最大接合部温度 T_J(max) = +125°C

動作クロック・無線周波数f_CLK / f_RF

550 MHz

PDF データシート電気的特性より抽出

出力電流・消費電流定格I_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

5V トレラント (FT) ピン 69 本対応

パッケージ外形寸法 (D × E × A)D × E × A

8.00 × 8.00 × 1.12 mm (A1=0.25 mm)

パッケージ系列: BGA (TFBGA-100(8x8))

ピン数・リードピッチN / e

100 Pins | Pitch e = 0.80 mm (31.5 mil)

IPC-7351B 中心間スパン C 準拠

内蔵ペリフェラルバスBuses

USB, UART, SPI, I2C, I2S, ADC, PWM, SDIO, JTAG / SWD, IrDA, DAC, RTC/CLK, SWD/JTAG

回路図シンボル・2D フットプリント・3D モデル完全同期

リフロー実装・吸湿感度IPC / MSL

IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3

サーマルパッドは 60% 分割ステンシル開口を推奨

エンジニアリング警告: ブートストラップピン注意 (BOOT0)：リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。

エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック

5/5 合格

IEEE-315 シンボル100 ピン自動バス分類

IPC-7351B フットプリント100 パッド · ピッチ 0.80mm

IPC-7525 60% はんだペースト開口リフロー標準 1:1

DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm

3D STEP AP214 & GLB座標原点完全一致 (0,0,0)

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース

5.00 PCB Verified

IPC-7351B

同系列ファミリー & 同一データシート部品 — STM32H725 (10)

同一データシートを共有するパッケージ違いやバリアントを選択

VFQFPN-68(8x8) · 69P

STM32H725REV6

ST·VFQFPN-68(8x8)

IPC-7351B

69P8.0×8.0×0.90mmP=0.4mm

STM32H725 (VFQFPN-68(8x8))

VFQFPN-68(8x8) · 69P

STM32H725RGV6

ST·VFQFPN-68(8x8)

IPC-7351B

69P8.0×8.0×0.90mmP=0.4mm

STM32H725 (VFQFPN-68(8x8))

LQFP-100(14x14) · 100P

STM32H725VET6

ST·LQFP-100(14x14)

IPC-7351B

100P14.0×14.0×1.60mmP=0.5mm

STM32H725 (LQFP-100(14x14))

LQFP-100(14x14) · 100P

STM32H725VGT6

ST·LQFP-100(14x14)

IPC-7351B

100P14.0×14.0×1.60mmP=0.5mm

STM32H725 (LQFP-100(14x14))

TFBGA-100(8x8) · 100P

STM32H725VGH6

ST·TFBGA-100(8x8)

IPC-7351B

100P8.0×8.0×1.12mmP=0.8mm

STM32H725 (TFBGA-100(8x8))

LQFP-176(24x24) · 176P

STM32H725IET6

ST·LQFP-176(24x24)

IPC-7351B

176P24.0×24.0×1.60mmP=0.5mm

STM32H725 (LQFP-176(24x24))

LQFP-176(24x24) · 176P

STM32H725IGT3

ST·LQFP-176(24x24)

IPC-7351B

176P24.0×24.0×1.60mmP=0.5mm

STM32H725 (LQFP-176(24x24))

UFBGA-201 · 201P

STM32H725IEK6

ST·UFBGA-201

IPC-7351B

201P10.0×10.0×0.60mmP=0.65mm

STM32H725 (UFBGA-201)

UFBGA-201 · 201P

STM32H725IGK6

ST·UFBGA-201

IPC-7351B

201P10.0×10.0×0.50mmP=0.65mm

STM32H725 (UFBGA-201)

UFBGA-201 · 201P

STM32H725IGK6TR

ST·UFBGA-201

IPC-7351B

201P10.0×10.0×0.60mmP=0.65mm

STM32H725 (UFBGA-201)

機械寸法 & ランドパターン (TFBGA-100(8x8))

データシートから抽出・IPC-7351B 準拠標準化

パッケージ外形 (D × E)Nominal

8.00 × 8.00 mm

全高 (A) & ピッチ (e)IPC-7351B

A=1.12mm · e=0.80mm

パッド寸法 (W × L)Level B

0.32 × 0.32 mm

ピン数 / 総パッド数Topology

100P / 100Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番

DFM READY

部品記号 / 代替型番	定数 / パッケージ	役割 & PCB レイアウトルール
N/A BOM	Per application circuit TFBGA-100(8x8)	定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — STM32H725VGH6 (TFBGA-100(8x8))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答

IPC-7351B / IEEE-315

STM32H725VGH6 (TFBGA-100(8x8)) のピン配置 (Pinout) および電源電圧仕様は？

ST 製 STM32H725VGH6 (TFBGA-100(8x8) パッケージ) は全 100 ピン構成で、ピンピッチは 0.80 mm、動作電源電圧範囲 VCC は 1.62 V to 3.6 V です。主なピン：A1 (PE6: マルチプレクスI/O・ペリフェラル端子 PE6 (SPI, I2C)), A2 (PE5: マルチプレクスI/O・ペリフェラル端子 PE5 (SPI)), A3 (PE2: マルチプレクスI/O・ペリフェラル端子 PE2 (UART, SPI)), A4 (PB8: マルチプレクスI/O・ペリフェラル端子 PB8 (UART, I2C, PWM)), A5 (BOOT0: 入力専用端子 BOOT0 (General)), A6 (PB5: マルチプレクスI/O・ペリフェラル端子 PB5 (UART, SPI, I2C, PWM))。

STM32H725VGH6 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32H725VGH6 (TFBGA-100(8x8)) の本体外形は 8.00 × 8.00 mm、ピッチ e = 0.80 mm、合計 100 パッドで構成されています。

STM32H725VGH6 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32H725VGH6 (ST, TFBGA-100(8x8)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (100 ピン) & STM32H725 シリーズバリエーション静的テーブルを開く

ピン番号 (Pin #)	信号名 (Signal Name)	電気種別 (Type)	機能説明 & 回路設計上の注意
A1	PE6	Digital_IO	信号端子 PE6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI4_MOSI。対応バス/インターフェース: SPI, I2C。
A2	PE5	Digital_IO	信号端子 PE5（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI4_MISO。対応バス/インターフェース: SPI。
A3	PE2	Digital_IO	信号端子 PE2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI4_SCK。対応バス/インターフェース: UART, SPI。
A4	PB8	Digital_IO	信号端子 PB8（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB8。対応バス/インターフェース: UART, I2C, PWM。
A5	BOOT0	Digital_IO	信号端子 BOOT0（方向: I、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: BOOT0。対応バス/インターフェース: General。
A6	PB5	Digital_IO	信号端子 PB5（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SMBA, SPI1_MOSI, I2C4_SMBA, SPI3_MOSI, SPI6_MOSI。対応バス/インターフェース: UART, SPI, I2C, PWM。
A7	PD6	Digital_IO	信号端子 PD6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI3_MOSI。対応バス/インターフェース: UART, SPI, I2C。
A8	PD3	Digital_IO	信号端子 PD3（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_SCK。対応バス/インターフェース: UART, SPI。
A9	PD2	Digital_IO	信号端子 PD2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD2。対応バス/インターフェース: UART。
A10	PC12	Digital_IO	信号端子 PC12（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C5_SMBA, SPI6_SCK, SPI3_MOSI。対応バス/インターフェース: UART, SPI, I2C。
B1	PC14 - OSC32_IN	Digital_IO	信号端子 PC14 - OSC32_IN（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC14 - OSC32_IN。対応バス/インターフェース: RTC/CLK。
B2	PC15 - OSC32_ OUT	Digital_IO	信号端子 PC15 - OSC32_ OUT（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC15 - OSC32_ OUT。対応バス/インターフェース: RTC/CLK。
B3	PE3	Digital_IO	信号端子 PE3（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE3。対応バス/インターフェース: UART。
B4	PE0	Digital_IO	信号端子 PE0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE0。対応バス/インターフェース: UART。
B5	PB7	Digital_IO	信号端子 PB7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C4_SDA。対応バス/インターフェース: UART, I2C, PWM。
B6	PB3(JTDO/ TRACES WO)	Digital_IO	信号端子 PB3(JTDO/ TRACES WO)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_SCK, SPI3_SCK, SPI6_SCK。対応バス/インターフェース: UART, SPI, PWM, SWD/JTAG。
B7	PD4	Digital_IO	信号端子 PD4（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD4。対応バス/インターフェース: UART。
B8	PG11	Digital_IO	信号端子 PG11（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_SCK。対応バス/インターフェース: UART, SPI。
B9	PC11	Digital_IO	信号端子 PC11（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C5_SCL, SPI3_MISO。対応バス/インターフェース: UART, SPI, I2C。
B10	PC10	Digital_IO	信号端子 PC10（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C5_SDA, SPI3_SCK。対応バス/インターフェース: UART, SPI, I2C。
C1	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
C2	VBAT	Power_In	3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 4.0V) です。
C3	PE4	Digital_IO	信号端子 PE4（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI4_NSS。対応バス/インターフェース: SPI。
C4	PE1	Digital_IO	信号端子 PE1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE1。対応バス/インターフェース: UART。
C5	PB4 (NJTRST)	Digital_IO	信号端子 PB4 (NJTRST)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MISO, SPI3_MISO, SPI2_NSS, SPI6_MISO。対応バス/インターフェース: UART, SPI, PWM, SWD/JTAG。
C6	PD7	Digital_IO	信号端子 PD7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MOSI。対応バス/インターフェース: UART, SPI。
C7	PD0	Digital_IO	信号端子 PD0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD0。対応バス/インターフェース: UART。
C8	PA15(JTDI)	Digital_IO	信号端子 PA15(JTDI)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_NSS, SPI3_NSS, SPI6_NSS。対応バス/インターフェース: UART, SPI, SWD/JTAG。
C9	PA14 (JTCK/SWC LK)	Digital_IO	信号端子 PA14 (JTCK/SWC LK)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA14 (JTCK/SWC LK)。対応バス/インターフェース: SWD/JTAG。
C10	PA13 (JTMS/ SWDIO)	Digital_IO	信号端子 PA13 (JTMS/ SWDIO)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA13 (JTMS/ SWDIO)。対応バス/インターフェース: SWD/JTAG。
D1	VSSSMPS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSSMPS) です。
D2	VLXSMPS	Digital_IO	信号端子 VLXSMPS（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VLXSMPS。対応バス/インターフェース: General。
D3	PDR_ON	Digital_IO	信号端子 PDR_ON（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PDR_ON。対応バス/インターフェース: General。
D4	PB6	Digital_IO	信号端子 PB6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SCL, I2C4_SCL。対応バス/インターフェース: UART, I2C, PWM。
D5	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
D6	VDD	Power_In	3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
D7	PG13	Digital_IO	信号端子 PG13（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI6_SCK。対応バス/インターフェース: UART, SPI。
D8	VCAP	Digital_IO	信号端子 VCAP（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VCAP。対応バス/インターフェース: General。
D9	PA12	Digital_IO	信号端子 PA12（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_SCK。対応バス/インターフェース: UART, SPI。
D10	PA11	Digital_IO	信号端子 PA11（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_NSS。対応バス/インターフェース: UART, SPI, PWM。
E1	VDDSMPS	Power_In	3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDSMPS、最大定格: 4.0V) です。
E2	VFBSMPS	Digital_IO	信号端子 VFBSMPS（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VFBSMPS。対応バス/インターフェース: General。
E3	PB9	Digital_IO	信号端子 PB9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SDA, SPI2_NSS, I2C4_SDA, I2C4_SMBA。対応バス/インターフェース: UART, SPI, I2C, PWM。
E4	PF1	Digital_IO	信号端子 PF1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C2_SCL, I2C5_SCL。対応バス/インターフェース: I2C。
E5	VDD	Power_In	3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
E6	VDDLDO	Power_In	3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDLDO、最大定格: 4.0V) です。
E7	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
E8	PG12	Digital_IO	信号端子 PG12（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI6_MISO。対応バス/インターフェース: UART, SPI。
E9	PA9	Digital_IO	信号端子 PA9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C3_SMBA, SPI2_SCK, I2C5_SMBA。対応バス/インターフェース: UART, SPI, I2C, PWM。
E10	PA10	Digital_IO	信号端子 PA10（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA10。対応バス/インターフェース: UART, PWM。
F1	PC1	Digital_IO	信号端子 PC1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_MOSI。対応バス/インターフェース: SPI, I2C, ADC, RTC/CLK。
F2	NRST	Digital_IO	ローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
F3	PC0	Digital_IO	信号端子 PC0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC0。対応バス/インターフェース: ADC。
F4	PF2	Digital_IO	信号端子 PF2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C2_SMBA, I2C5_SMBA。対応バス/インターフェース: I2C。
F5	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
F6	VDD	Power_In	3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
F7	VDDLDO	Power_In	3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDLDO、最大定格: 4.0V) です。
F8	PC6	Digital_IO	信号端子 PC6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC6。対応バス/インターフェース: UART, PWM。
F9	PC9	Digital_IO	信号端子 PC9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C3_SDA。対応バス/インターフェース: UART, I2C, PWM, RTC/CLK。
F10	PA8	Digital_IO	信号端子 PA8（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C3_SCL, I2C5_SCL。対応バス/インターフェース: UART, I2C, RTC/CLK。
G1	PH0 - OSC_IN	Digital_IO	信号端子 PH0 - OSC_IN（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PH0 - OSC_IN。対応バス/インターフェース: RTC/CLK。
G2	PH1 - OSC_OUT	Digital_IO	信号端子 PH1 - OSC_OUT（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PH1 - OSC_OUT。対応バス/インターフェース: RTC/CLK。
G3	PA0	Digital_IO	信号端子 PA0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI6_NSS。対応バス/インターフェース: UART, SPI, ADC, PWM。
G4	PF6	Digital_IO	信号端子 PF6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI5_NSS。対応バス/インターフェース: UART, SPI, ADC。

4D Studio: STM32H725VGH6 Permalink: /part/C5271068 ST TFBGA-100(8x8)すべてのパッケージすべてのメーカー