ChipDocs.org
⌘K
2284 部品PDFアップロード
STM32F765VIH6 (TFBGA-100) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32F765VIH6

STID: C1235426TFBGA-100 · 100 ピン · Pitch 0.80mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · STM32F765VIH6 (TFBGA-100)A1PF1A2PF2A3PF3A4PF4A5PF5A6PF12A7PF13A8PF14A9PF15A10PG0B1PC15- OSC32_B2VBATB3PE3B4PB8B5PB6B6PD5B7PD2B8PC11B9PC10B10PA12C1PH0- OSC_INC2VSSC3PE4C4PE1C5PB5C6PD6C7PD3C8PC12C9PA9C10PA11D1PD15D2PD0D3PD1D4PE7D5PE8D6PE9D7PE10D8PE11D9PE12D10PE13E1NRSTE2PC2E3PE6E4VSSE5VSSE6BYPASS_REGE7VCAP_2E8PD1E9PC9E10PC7K10VSSK9VSSK8VSSK7VSSK6VSSK5PE9K4PB1K3PA7K2PA3K1VDDJ10VSSJ9VSSJ8VSSJ7VSSJ6PE12J5PE8J4PB0J3PA6J2PA2J1VSSH10PB14H9PD10H8PD14H7PE15H6PE11H5PE7H4PC5H3PA5H2PA1H1VDDAG10PB15G9PD11G8PD15G7PE14G6PE10G5PB2G4PC4G3PA4G2PA0- WKUPG1VSSAF10PC6F9PC8F8VCAP_1F7PDR_ONF6VDDUSBF5VDDF4VDDF3PC3F2PC1F1PC0Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.868.663.558.453.348.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3-53.3-58.4-63.5-68.6mm
2. 2Dフットプリント
A1B1C1D1E1F1G1H1J1K1A2B2C2D2E2F2G2H2J2K2A3B3C3D3E3F3G3H3J3K3A4B4C4D4E4F4G4H4J4K4A5B5C5D5E5F5G5H5J5K5A6B6C6D6E6F6G6H6J6K6A7B7C7D7E7F7G7H7J7K7A8B8C8D8E8F8G8H8J8K8A9B9C9D9E9F9G9H9J9K9A10B10C10D10E10F10G10H10J10K10E=8.00mm · Pitch e=0.80mmD=8.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3Dモデル
パッケージ外形: 8.00mm × 8.00mm · ピッチ: 0.80mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (100/100)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
A1PF1I/OマルチプレクスI/O・ペリフェラル端子 PF1 (General)
A2PF2I/OマルチプレクスI/O・ペリフェラル端子 PF2 (General)
A3PF3I/OマルチプレクスI/O・ペリフェラル端子 PF3 (General)
A4PF4I/OマルチプレクスI/O・ペリフェラル端子 PF4 (General)
A5PF5I/OマルチプレクスI/O・ペリフェラル端子 PF5 (General)
A6PF12I/OマルチプレクスI/O・ペリフェラル端子 PF12 (General)
A7PF13I/OマルチプレクスI/O・ペリフェラル端子 PF13 (General)
A8PF14I/OマルチプレクスI/O・ペリフェラル端子 PF14 (General)
A9PF15I/OマルチプレクスI/O・ペリフェラル端子 PF15 (General)
A10PG0I/OマルチプレクスI/O・ペリフェラル端子 PG0 (General)
B1PC15- OSC32_OUTI/OマルチプレクスI/O・ペリフェラル端子 PC15- OSC32_OUT (RTC/CLK)
B2VBATPower電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))
B3PE3I/OマルチプレクスI/O・ペリフェラル端子 PE3 (General)
B4PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (UART, I2C, CAN)
B5PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (UART, I2C)
B6PD5I/OマルチプレクスI/O・ペリフェラル端子 PD5 (UART)
B7PD2I/OマルチプレクスI/O・ペリフェラル端子 PD2 (UART)
B8PC11I/OマルチプレクスI/O・ペリフェラル端子 PC11 (SPI)
B9PC10I/OマルチプレクスI/O・ペリフェラル端子 PC10 (UART, SPI)
B10PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (UART, SPI, CAN)
C1PH0- OSC_INI/OマルチプレクスI/O・ペリフェラル端子 PH0- OSC_IN (RTC/CLK)
C2VSSGNDグラウンド基準端子 (VSS)
C3PE4I/OマルチプレクスI/O・ペリフェラル端子 PE4 (SPI)
C4PE1I/OマルチプレクスI/O・ペリフェラル端子 PE1 (UART)
C5PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (UART, SPI, CAN)
C6PD6I/OマルチプレクスI/O・ペリフェラル端子 PD6 (UART)
C7PD3I/OマルチプレクスI/O・ペリフェラル端子 PD3 (UART)
C8PC12I/OマルチプレクスI/O・ペリフェラル端子 PC12 (UART, SPI)
C9PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (UART, I2C)
C10PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (UART, SPI, PWM)
D1PD15I/OマルチプレクスI/O・ペリフェラル端子 PD15 (General)
D2PD0I/OマルチプレクスI/O・ペリフェラル端子 PD0 (General)
D3PD1I/OマルチプレクスI/O・ペリフェラル端子 PD1 (General)
D4PE7I/OマルチプレクスI/O・ペリフェラル端子 PE7 (General)
D5PE8I/OマルチプレクスI/O・ペリフェラル端子 PE8 (General)
D6PE9I/OマルチプレクスI/O・ペリフェラル端子 PE9 (General)
D7PE10I/OマルチプレクスI/O・ペリフェラル端子 PE10 (General)
D8PE11I/OマルチプレクスI/O・ペリフェラル端子 PE11 (General)
D9PE12I/OマルチプレクスI/O・ペリフェラル端子 PE12 (General)
D10PE13I/OマルチプレクスI/O・ペリフェラル端子 PE13 (General)
E1NRSTIシステムイネーブル・ハードウェアリセット (NRST)
E2PC2I/OマルチプレクスI/O・ペリフェラル端子 PC2 (SPI, ADC)
E3PE6I/OマルチプレクスI/O・ペリフェラル端子 PE6 (SPI)
E4VSSGNDグラウンド基準端子 (VSS)
E5VSSGNDグラウンド基準端子 (VSS)
E6BYPASS_REGI/OマルチプレクスI/O・ペリフェラル端子 BYPASS_REG (General)
E7VCAP_2I/OマルチプレクスI/O・ペリフェラル端子 VCAP_2 (General)
E8PD1I/OマルチプレクスI/O・ペリフェラル端子 PD1 (UART)
E9PC9I/OマルチプレクスI/O・ペリフェラル端子 PC9 (I2C, RTC/CLK)
E10PC7I/OマルチプレクスI/O・ペリフェラル端子 PC7 (PWM)
F1PC0I/OマルチプレクスI/O・ペリフェラル端子 PC0 (ADC)
F2PC1I/OマルチプレクスI/O・ペリフェラル端子 PC1 (SPI, I2C, ADC, RTC/CLK)
F3PC3I/OマルチプレクスI/O・ペリフェラル端子 PC3 (ADC)
F4VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
F5VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
F6VDDUSBPower電源供給入力 (VDDUSB — 3.3V VDD (Max 4.0V))
F7PDR_ONI/OマルチプレクスI/O・ペリフェラル端子 PDR_ON (General)
F8VCAP_1I/OマルチプレクスI/O・ペリフェラル端子 VCAP_1 (General)
F9PC8I/OマルチプレクスI/O・ペリフェラル端子 PC8 (UART)
F10PC6I/OマルチプレクスI/O・ペリフェラル端子 PC6 (PWM)
G1VSSAGNDグラウンド基準端子 (VSSA)
G2PA0- WKUPI/OマルチプレクスI/O・ペリフェラル端子 PA0- WKUP (UART, ADC)
G3PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (UART, SPI, ADC, DAC)
G4PC4I/OマルチプレクスI/O・ペリフェラル端子 PC4 (UART, ADC)
G5PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (SPI, I2C)
G6PE10I/OマルチプレクスI/O・ペリフェラル端子 PE10 (PWM)
G7PE14I/OマルチプレクスI/O・ペリフェラル端子 PE14 (SPI)
G8PD15I/OマルチプレクスI/O・ペリフェラル端子 PD15 (UART)
G9PD11I/OマルチプレクスI/O・ペリフェラル端子 PD11 (UART, I2C)
G10PB15I/OマルチプレクスI/O・ペリフェラル端子 PB15 (UART, RTC/CLK)
H1VDDAPower電源供給入力 (VDDA — 3.3V VDD (Max 4.0V))
H2PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (UART, ADC)
H3PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (SPI, ADC, DAC)
H4PC5I/OマルチプレクスI/O・ペリフェラル端子 PC5 (UART, ADC)
H5PE7I/OマルチプレクスI/O・ペリフェラル端子 PE7 (General)
H6PE11I/OマルチプレクスI/O・ペリフェラル端子 PE11 (SPI)
H7PE15I/OマルチプレクスI/O・ペリフェラル端子 PE15 (General)
H8PD14I/OマルチプレクスI/O・ペリフェラル端子 PD14 (UART)
H9PD10I/OマルチプレクスI/O・ペリフェラル端子 PD10 (General)
H10PB14I/OマルチプレクスI/O・ペリフェラル端子 PB14 (UART, SPI)
J1VSSGNDグラウンド基準端子 (VSS)
J2PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (SPI, ADC)
J3PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (SPI, ADC)
J4PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (ADC, PWM)
J5PE8I/OマルチプレクスI/O・ペリフェラル端子 PE8 (PWM)
J6PE12I/OマルチプレクスI/O・ペリフェラル端子 PE12 (SPI)
J7VSSGNDグラウンド基準端子 (VSS)
J8VSSGNDグラウンド基準端子 (VSS)
J9VSSGNDグラウンド基準端子 (VSS)
J10VSSGNDグラウンド基準端子 (VSS)
K1VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
K2PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (ADC)
K3PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (SPI, ADC, PWM)
K4PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (ADC, PWM)
K5PE9I/OマルチプレクスI/O・ペリフェラル端子 PE9 (UART, PWM)
K6VSSGNDグラウンド基準端子 (VSS)
K7VSSGNDグラウンド基準端子 (VSS)
K8VSSGNDグラウンド基準端子 (VSS)
K9VSSGNDグラウンド基準端子 (VSS)
K10VSSGNDグラウンド基準端子 (VSS)
PIN A1 PF1
I/O
マルチプレクスI/O・ペリフェラル端子 PF1 (General)
設計上の注意点: Signal terminal PF1 (I/O, 3.3V VDD (Max 4.0V) domain). Multiplexed alternate functions: PF1. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 32 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: STM32F765VIH6 (ST · TFBGA-100)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
STM32F765VIH6 (TFBGA-100) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
STM32F765VIH6 (TFBGA-100) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (100ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
STM32F765VIH6 (TFBGA-100) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
STM32F765VIH6 (TFBGA-100) - 4. パッケージ外形寸法図 (D×E×A)
TFBGA-100 · 8.00×8.00mm · ピッチ 0.80mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
STM32F765VIH6 (TFBGA-100) - 5. 推奨PCBフットプリント
IPC-7351B パッド (100 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
STM32F765VIH6 (TFBGA-100) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (32 点 · 1/3 ページ)
STM32F765 / STM32F767 / STM32F769 シリーズの切り抜きなし原本図面 32 点中 1–12 点目を表示
P56 · p56_fig01パッケージ完全一致
STM32F765VIH6 (TFBGA-100) — Figure 12. STM32F76xxx TFBGA100 pinout
Figure 12. STM32F76xxx TFBGA100 pinout
P222 · p222_fig01パッケージ完全一致
STM32F765VIH6 (TFBGA-100) — Figure 86. TFBGA100 outline
Figure 86. TFBGA100 outline
P223 · p223_fig01パッケージ完全一致
STM32F765VIH6 (TFBGA-100) — Figure 87. TFBGA100 recommended footprint
Figure 87. TFBGA100 recommended footprint
P223 · p223_fig02パッケージ完全一致
STM32F765VIH6 (TFBGA-100) — Figure 87. TFBGA100 recommended footprint
Figure 87. TFBGA100 recommended footprint
P224 · p224_fig01パッケージ完全一致
STM32F765VIH6 (TFBGA-100) — Figure 88. TFBGA100 top view example
Figure 88. TFBGA100 top view example
P1 · p01_fig01881×617px
STM32F765VIH6 (TFBGA-100) — • Low-power - Sleep, Stop and Standby modes - VBAT supply for RTC, 32×32 bit backup registers + 4 Kbytes backup SRAM
• Low-power - Sleep, Stop and Standby modes - VBAT supply for RTC, 32×32 bit backup registers + 4 Kbytes backup SRAM
P55 · p55_fig011546×1389px
STM32F765VIH6 (TFBGA-100) — Figure 11. STM32F76xxx LQFP100 pinout
Figure 11. STM32F76xxx LQFP100 pinout
P56 · p56_fig01P56
STM32F765VIH6 (TFBGA-100) — Datasheet Page 56 (p56_fig01)
Datasheet Page 56 (p56_fig01)
P66 · p66_fig011748×1076px
STM32F765VIH6 (TFBGA-100) — 66/252 DS11532 Rev 7
66/252 DS11532 Rev 7
P105 · p105_fig011546×2099px
STM32F765VIH6 (TFBGA-100) — Figure 24. STM32F769xx/STM32F779xx power supply scheme
Figure 24. STM32F769xx/STM32F779xx power supply scheme
P105 · p105_fig01P105
STM32F765VIH6 (TFBGA-100) — Datasheet Page 105 (p105_fig01)
Datasheet Page 105 (p105_fig01)
P106 · p106_fig011551×2039px
STM32F765VIH6 (TFBGA-100) — Figure 25. STM32F765xx/STM32F767xx/STM32F777xx power supply scheme
Figure 25. STM32F765xx/STM32F767xx/STM32F777xx power supply scheme
1 / 3 ページ (32 点の抽出図面)

電気仕様 & 部品詳細スペック (STM32F765VIH6)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
組込みマイクロコントローラ (MCU)
詳細概要:STM32F765VIH6 (TFBGA-100) は 100 ピンの組込みマイクロコントローラ (MCU)で、パッケージ外形は 8.00 × 8.00 × 1.12 mm（ピンピッチ e = 0.80 mm）です。動作電源電圧 1.7 V to 3.6 V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, SPI, I2C, I2S, ADC, PWM, JTAG / SWD, IrDA, CAN, DAC, RTC/CLK, UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.7 V to 3.6 V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
216 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
5V トレラント (FT) ピン 53 本対応
パッケージ外形寸法 (D × E × A)D × E × A
8.00 × 8.00 × 1.12 mm (A1=0.25 mm)
パッケージ系列: BGA (TFBGA-100)
ピン数・リードピッチN / e
100 Pins | Pitch e = 0.80 mm (31.5 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, SPI, I2C, I2S, ADC, PWM, JTAG / SWD, IrDA, CAN, DAC, RTC/CLK, UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル100 ピン自動バス分類
OK
IPC-7351B フットプリント100 パッド · ピッチ 0.80mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified
IPC-7351B

同系列ファミリー & 同一データシート部品 — STM32F765 / STM32F767 / STM32F769 (20)

同一データシートを共有するパッケージ違いやバリアントを選択

機械寸法 & ランドパターン (TFBGA-100)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
8.00 × 8.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.12mm · e=0.80mm
パッド寸法 (W × L)Level B
0.32 × 0.32 mm
ピン数 / 総パッド数Topology
100P / 100Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
TFBGA-100
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — STM32F765VIH6 (TFBGA-100)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

STM32F765VIH6 (TFBGA-100) のピン配置 (Pinout) および電源電圧仕様は？

ST 製 STM32F765VIH6 (TFBGA-100 パッケージ) は全 100 ピン構成で、ピンピッチは 0.80 mm、動作電源電圧範囲 VCC は 1.7 V to 3.6 V です。主なピン：A1 (PF1: マルチプレクスI/O・ペリフェラル端子 PF1 (General)), A2 (PF2: マルチプレクスI/O・ペリフェラル端子 PF2 (General)), A3 (PF3: マルチプレクスI/O・ペリフェラル端子 PF3 (General)), A4 (PF4: マルチプレクスI/O・ペリフェラル端子 PF4 (General)), A5 (PF5: マルチプレクスI/O・ペリフェラル端子 PF5 (General)), A6 (PF12: マルチプレクスI/O・ペリフェラル端子 PF12 (General))。

STM32F765VIH6 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32F765VIH6 (TFBGA-100) の本体外形は 8.00 × 8.00 mm、ピッチ e = 0.80 mm、合計 100 パッドで構成されています。

STM32F765VIH6 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32F765VIH6 (ST, TFBGA-100) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (100 ピン) & STM32F765 / STM32F767 / STM32F769 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
A1PF1Digital_IO信号端子 PF1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PF1。対応バス/インターフェース: General。
A2PF2Digital_IO信号端子 PF2（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PF2。対応バス/インターフェース: General。
A3PF3Digital_IO信号端子 PF3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PF3。対応バス/インターフェース: General。
A4PF4Digital_IO信号端子 PF4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PF4。対応バス/インターフェース: General。
A5PF5Digital_IO信号端子 PF5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PF5。対応バス/インターフェース: General。
A6PF12Digital_IO信号端子 PF12（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PF12。対応バス/インターフェース: General。
A7PF13Digital_IO信号端子 PF13（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PF13。対応バス/インターフェース: General。
A8PF14Digital_IO信号端子 PF14（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PF14。対応バス/インターフェース: General。
A9PF15Digital_IO信号端子 PF15（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PF15。対応バス/インターフェース: General。
A10PG0Digital_IO信号端子 PG0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PG0。対応バス/インターフェース: General。
B1PC15- OSC32_OUTDigital_IO信号端子 PC15- OSC32_OUT（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC15- OSC32_OUT。対応バス/インターフェース: RTC/CLK。
B2VBATPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 4.0V) です。
B3PE3Digital_IO信号端子 PE3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE3。対応バス/インターフェース: General。
B4PB8Digital_IO信号端子 PB8（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SCL。対応バス/インターフェース: UART, I2C, CAN。
B5PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SCL。対応バス/インターフェース: UART, I2C。
B6PD5Digital_IO信号端子 PD5（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD5。対応バス/インターフェース: UART。
B7PD2Digital_IO信号端子 PD2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD2。対応バス/インターフェース: UART。
B8PC11Digital_IO信号端子 PC11（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI3_MISORX。対応バス/インターフェース: SPI。
B9PC10Digital_IO信号端子 PC10（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI3_SCK。対応バス/インターフェース: UART, SPI。
B10PA12Digital_IO信号端子 PA12（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_CKUART4TX。対応バス/インターフェース: UART, SPI, CAN。
C1PH0- OSC_INDigital_IO信号端子 PH0- OSC_IN（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PH0- OSC_IN。対応バス/インターフェース: RTC/CLK。
C2VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
C3PE4Digital_IO信号端子 PE4（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI4_NSS。対応バス/インターフェース: SPI。
C4PE1Digital_IO信号端子 PE1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE1。対応バス/インターフェース: UART。
C5PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_SDSPI3MOSI, SPI6MOSI。対応バス/インターフェース: UART, SPI, CAN。
C6PD6Digital_IO信号端子 PD6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD6。対応バス/インターフェース: UART。
C7PD3Digital_IO信号端子 PD3（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD3。対応バス/インターフェース: UART。
C8PC12Digital_IO信号端子 PC12（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI3_SDUSART3。対応バス/インターフェース: UART, SPI。
C9PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA9。対応バス/インターフェース: UART, I2C。
C10PA11Digital_IO信号端子 PA11（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_WSUART4RX。対応バス/インターフェース: UART, SPI, PWM。
D1PD15Digital_IO信号端子 PD15（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD15。対応バス/インターフェース: General。
D2PD0Digital_IO信号端子 PD0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD0。対応バス/インターフェース: General。
D3PD1Digital_IO信号端子 PD1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD1。対応バス/インターフェース: General。
D4PE7Digital_IO信号端子 PE7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE7。対応バス/インターフェース: General。
D5PE8Digital_IO信号端子 PE8（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE8。対応バス/インターフェース: General。
D6PE9Digital_IO信号端子 PE9（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE9。対応バス/インターフェース: General。
D7PE10Digital_IO信号端子 PE10（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE10。対応バス/インターフェース: General。
D8PE11Digital_IO信号端子 PE11（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE11。対応バス/インターフェース: General。
D9PE12Digital_IO信号端子 PE12（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE12。対応バス/インターフェース: General。
D10PE13Digital_IO信号端子 PE13（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE13。対応バス/インターフェース: General。
E1NRSTDigital_IOローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
E2PC2Digital_IO信号端子 PC2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC2。対応バス/インターフェース: SPI, ADC。
E3PE6Digital_IO信号端子 PE6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI4_MOSI。対応バス/インターフェース: SPI。
E4VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
E5VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
E6BYPASS_REGDigital_IO信号端子 BYPASS_REG（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: BYPASS_REG。対応バス/インターフェース: General。
E7VCAP_2Digital_IO信号端子 VCAP_2（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VCAP_2。対応バス/インターフェース: General。
E8PD1Digital_IO信号端子 PD1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD1。対応バス/インターフェース: UART。
E9PC9Digital_IO信号端子 PC9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC9。対応バス/インターフェース: I2C, RTC/CLK。
E10PC7Digital_IO信号端子 PC7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC7。対応バス/インターフェース: PWM。
F1PC0Digital_IO信号端子 PC0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC0。対応バス/インターフェース: ADC。
F2PC1Digital_IO信号端子 PC1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_M。対応バス/インターフェース: SPI, I2C, ADC, RTC/CLK。
F3PC3Digital_IO信号端子 PC3（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC3。対応バス/インターフェース: ADC。
F4VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
F5VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
F6VDDUSBPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDUSB、最大定格: 4.0V) です。
F7PDR_ONDigital_IO信号端子 PDR_ON（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PDR_ON。対応バス/インターフェース: General。
F8VCAP_1Digital_IO信号端子 VCAP_1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VCAP_1。対応バス/インターフェース: General。
F9PC8Digital_IO信号端子 PC8（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC8。対応バス/インターフェース: UART。
F10PC6Digital_IO信号端子 PC6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC6。対応バス/インターフェース: PWM。
G1VSSAGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSA) です。
G2PA0- WKUPDigital_IO信号端子 PA0- WKUP（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA0- WKUP。対応バス/インターフェース: UART, ADC。
G3PA4Digital_IO信号端子 PA4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: SPI1_NSS。対応バス/インターフェース: UART, SPI, ADC, DAC。
G4PC4Digital_IO信号端子 PC4（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC4。対応バス/インターフェース: UART, ADC。
探索部品パッケージメーカーアップロード